设置输入延时约束

这是一个经典的时序分析模型,上游芯片将时钟发送给FPGA,对于内部同步元件之间的可以使用create_clock进行约束,对于外部芯片发送数据通过FPGA端口到达FPGA内部第一级接受触发器使用set_input_delay进行约束,对于FPGA的末级触发器通过端口到达下游芯片使用set_output_delay进行约束。输入端口到输出端口的组合逻辑使用set_max_delay进行约束。

图中trace_delay指的是板级延迟,输入延迟指的是上游芯片的时钟沿发出数据到FPGA接收到数据所需的时间input_delay。

Input_delay = Tco(clock output) + TD(trace delay)

最大延迟可以构建建立时间约束,最小延迟可以构建保持时间约束。

DDR的约束:在上升沿和下降沿都进行数据采样

set_input_delay 1 -min -clock clk [get_ports data_in]
set_input_delay 2 -max -clock clk [get_ports data_in]
set_input_delay 1 -min -clock clk [get_ports data_in] -clock_fall -add_delay(防止语句覆盖掉前面的语句,需要加add_delay)
set_input_delay 2 -max -clock clk [get_ports data_in] -clock_fall -add_delay
set tco_max 2,0
set td_max 3.0
set tco_min 0.0
set td_min 0.0
create_clock -name sysclk -period 10 [get_ports clkin]  //创建系统时钟
set_input_delay -clock sysclk -max [expr {$tco_max+$td_max}] [get_points din]
set_input_delay -clock sysclk -min [expr {$tco_min+$td_min}] [get_points din]

原文发布于微信公众号 - 瓜大三哥(xiguazai_tortoise)

原文发表时间:2016-12-23

本文参与腾讯云自媒体分享计划,欢迎正在阅读的你也加入,一起分享。

发表于

我来说两句

0 条评论
登录 后参与评论

相关文章

来自专栏杨建荣的学习笔记

通用crontab接入任务调度的思考

在最近使用celery接入了crontab实现了初步的自动化任务编排之后,发现可做的事情一下子多了起来。

702
来自专栏顶级程序员

GitHub 上 9 月份最火的开源项目

今天我们将继续介绍 GitHub 上 9 月份最受欢迎的 11 个开源项目,在这些项目中,你有在用或用过哪些呢? 1 tensorflow https://g...

4074
来自专栏派森公园

监控数据的采集

监控数据有多种形式--有些系统会持续地输出数据,而其他系统只会在发生罕见事件时生成数据。有些数据能够直接定位问题,有些数据能帮助调查问题。更宽泛的说,拥有监控数...

1645
来自专栏智能大石头

物联网智能硬件设备身份验证机制

设备身份验证有以下目标: 1,别人的设备不能接入我们的云平台 2,我们的设备,不能接入别人的云平台 3,考虑到设备要批量生产,云平台先生成设备编码再写入每个设备...

1210
来自专栏携程技术中心

干货 | 携程DARE回归测试实施二三鉴

1573
来自专栏数据的力量

R 语言与 Excel 之数据分析功能比较

2023
来自专栏IT技术精选文摘

百亿级实时消息推送的实战经验

3033
来自专栏PHP在线

Go语言六周年,2016年初发布Go 1.6

原文出处: Andrew Gerrand 译文出处:oschina 2009年11月10日,Go 语言作为开源项目正式发布。从那开始,已经有超过 780...

36915
来自专栏小白课代表

matlab 2016a

1513
来自专栏小白课代表

matlab 2012a

1934

扫码关注云+社区

领取腾讯云代金券