这篇笔记介绍一篇CalTech的最新进展,他们提出了在CMOS工艺线下形成多层光波导的方案,并对一些基本的光器件做了表征。文章标题非常简单"Substractive photonics" (原文链接https://www.osapublishing.org/oe/fulltext.cfm?uri=oe-29-2-877&id=445756)。
正常的CMOS工艺,加工过程可以分为FEOL和BEOL工艺。FEOL(front end of line)主要对硅衬底进行加工,实现相应的电器件(不包括金属),BEOL(back end of line)主要是实现金属互联,不同的金属层之间通过VIA孔互联,如下图所示。
(图片来自文献1)
不同金属层填充了介质层,CalTech小组的出发点正是利用这些介质层,通过刻蚀形成相应的波导结构。整个加工的流程如下图所示,
(图片来自文献1)
其中步骤(a)-(h)是标准的CMOS工艺流程,步骤(i)-(l)用于实现介质波导,首先刻蚀到top metal的顶端(步骤i), 其次将top metal刻蚀掉(步骤j,k), 最后将与top metal相连的金属都刻蚀掉(步骤l)。剩下的介质层形成光波导(图l中的小矩形),空气作为波导的包覆材料。因为机械稳定性的要求,这些波导需要与一些支撑的结构相连,如下图所示,
(图片来自文献1)
另外一种方案是以这些介质层为包覆层,在金属刻蚀完之后的空隙中填充其他材料作为波导的芯层,如下图所示,
(图片来自文献1)
该方案形成的波导结构如下图所示,
(图片来自文献1)
实验中采用的第一种方案,下图是一些不同结构的波导示意图,这些波导通过与一些辅助的支撑结构相连,形成了悬空型的波导(suspended waveguide)。
(图片来自文献1)
下图是通过该方法形成的典型光器件的SEM图,包括波导、Y型分束器、光栅耦合器等,器件的表面比较光滑。
(图片来自文献1)
文献中提到他们对一些测试结构进行了表征,但是目前耦合损耗非常大,输入光功率是13dBm,输出光功率是-33dBm, 有46dB的损耗,不过可以确定的是,光确实已经耦入到芯片中了(与其他测试结构的比较)。
理论上该方案可以实现多层光波导,每两层金属间的介质层都可以用来形成光波导。但考虑到机械的稳定性,实现起来可能会比较困难,也存在封装的问题。该方案目前的光器件性能还不是最优,后续还需要优化。但是该方案给出了一个可行的途径,对原有的CMOS工艺改动不大,只需在最后添加了几步刻蚀回金属层的制程,这也是取名为substracitve photonics的原因,把金属减掉,非常巧妙。通过该方案,可以实现多层的光波导互联,进一步提高光器件的集成度,解决大型集成光路中只依靠单层光波导互联的问题。
文章中如果有任何错误和不严谨之处,还望大家不吝指出,欢迎大家留言讨论。也欢迎大家向我提问,小豆芽会尽自己的能力给出解释。另外,微信讨论3群还有空位,有需要的朋友可以加入进来讨论硅光技术。大家也可以添加我的个人微信photon_walker。
参考文献:
1. R. Fatemi, et. al., "Substracitve Photonics", Opt. Exp. 29, 877(2021)