专栏首页摸鱼范式SoC设计之功耗--开篇

SoC设计之功耗--开篇

天下古今之庸人,皆以一惰字致败;

天下古今之人才,皆以一傲字致败。

——曾国藩

不想错过我的推送,记得右上角-查看公众号-设为星标,摘下星星送给我

欢迎大家加入2022届数字IC交流群,QQ群号 1060380138

提到功耗这个词,估计大部分做SoC的工程师都是既熟悉又陌生。熟悉的是这个词会经常被提到。陌生的是又很难说清我们工程师在功耗方面能做什么。

我们先来看一下功耗是怎么构成的。在CMOS电路中,功耗可以分为动态功耗和静态功耗。静态功耗又叫做泄漏功耗,是指电路处于等待或不激活状态时泄漏电流所产生的功耗。静态功耗可以细分成好几种,我们不做学术研究也就没必要记住这些啦,只要记住正常情况下静态功耗要比动态功耗小几个数量级就可以了。动态功耗是芯片工作时,晶体管处于跳变状态所产生的功耗。拿一个反相器作为例子。

当输入端翻转,电流分成两个走向,一是对负载的充放电,如图中蓝色虚线表示;另一个是两个管子瞬间同时导通产生的电流,如图中绿色虚线表示。前者产生的功耗称为开关功耗;后者产生的功耗称为短路功耗或内部功耗。直接上公式:

P_{switch}=C_{load}·V_{DD}^2·f/2

其中

C_{load}

是负载电容,

V_{DD}

是供电电压值,

f

是翻转频率,充/放电算一次,所以除以2。需要注意的是,公式里面的

f

不是时钟频率。

P_{short}=V_{DD}·I_{short}·f

其中

V_{DD}

是供电电压值,

f

是翻转频率,

I_{short}

为电源流到地的短路电流。

接下来从功耗构成的角度,我们来看有哪些和SoC设计相关的提示。首先是

V_{DD}

,可以在满足功能的前提下尽量降低供电电压值,这里面包含的技术有多电压域(multi voltage domain)设计,比如内部模块工作在低电压域,与IO相关的模块工作在高电压域;多电源域(multi power domain),通过power gating控制关断不工作模块的供电;动态电压调节(Dynamic Voltage Scaling),根据工作负载情况调整电压,在芯片处于全速工作状态时调高供电电压,在芯片工作负荷不大时调低供电电压,通常会配合动态频率调节共同构成DVFS技术。另外一个降低功耗的方向就是降低芯片内部器件的无效翻转。无效翻转是指与功能实现无关的翻转,举个例子,对于运算单元来说并不是需要每时每刻都参与工作,如果不在输入端加以有效隔离,会把无用的数据通过输入端传进运算单元从而引起内部的器件翻转。这时候就需要加上操作数隔离的技术来降低无效翻转。其他还有一些降低翻转的办法,诸如clock gating等等。

一般我们说降低功耗都是指降低动态功耗。因为动态功耗通常比静态功耗大出很多。但并不是就不需要降低静态功耗了。在一些电池供电的设备中,芯片的静态功耗也是至关重要的。例如某些工作场景的IoT应用,供电装置是一粒纽扣电池,工作时间要求数月甚至一年。这时候就对静态功耗设计提出了挑战。可以参考的方向有以下几种:减少芯片内的器件数量(你没看错),比如量产芯片中拿掉与DFT相关的逻辑;使用high Vt的器件;输入向量控制,这里需要解释一下,如果你去仔细看foundry提供的lib文件,就会发现所有器件的静态功耗和器件静止时的输入有关。还拿反相器做例子,输入为0或1时,其静态功耗不一样。输入向量控制就是当芯片/模块置于休眠模式时,通过一组输入使芯片/模块的泄漏最小。这些输入向量可以通过寄存器上的置位/复位输入端或通过扫描链加入(听起来是不是有点丧心病狂的感觉!。其实前面提到的multivoltage和multi power技术也可以改善静态功耗,但是会相应的增加一些逻辑进去,这些逻辑本身又会造成功耗变大。至于怎么取舍,就要结合实际情况具体分析了。

上面讲的都是从功耗构成角度考虑,我们也可以结合SoC设计流程来看看在SoC设计的各个阶段都能做些什么来降低功耗。毕竟低功耗的设计贯穿了SoC设计的整个流程。

在系统级架构设计时,我们可以考虑进行软/硬件划分,某些工作由硬件模块完成好(相应增加物理器件),还有由软件完成好(增加了剩余器件的翻转率);系统实现要选择的算法是不是功耗最优解;考虑采用并行运算、流水线等手段降低功耗;可以采用multi voltage设计方案来降低功耗;还可以采用multi power设计,以便在系统不工作时关闭供电来降低功耗。

在RTL设计级,可以考虑加入模块级时钟门控;对于运算部件可以使用操作数隔离技术来降低功耗;也可以考虑把芯片内的大RAM切分成小RAM;减少毛刺,避免不必要的组合逻辑翻转等等。

在逻辑综合时,可以考虑采用插缓冲、相位分配等技术来降低功耗;也可以选择让工具插入时钟门控。

在物理设计时,可以将翻转高的节点用寄生电容较小的金属层来布线,以减少整体功耗。

在工艺上,可以考虑采用先进的工艺,新的材料、新的封装技术等来降低功耗。

总结一下,SoC的低功耗设计方法有很多,具体还要结合项目本身的实际情况来定。正如前一篇所讲,在芯片设计的世界里没有完美的技术,只有完美的tradeoff。

END

本文分享自微信公众号 - 摸鱼范式(icparadigm)

原文出处及转载信息见文内详细说明,如有侵权,请联系 yunjia_community@tencent.com 删除。

原始发表时间:2021-08-21

本文参与腾讯云自媒体分享计划,欢迎正在阅读的你也加入,一起分享。

我来说两句

0 条评论
登录 后参与评论

相关文章

  • SoC设计之功耗 – RTL/netlist功耗计算

    书接上回,今天我们来聊一聊RTL级功耗计算的问题。上篇讲到有很多种低功耗设计方法,那么在项目中选择哪些来做呢?在抉择前如果有数据支撑那是最好,可以根据数据来判断...

    空白的贝塔
  • SoC设计之PPA

    做过SoC的同学们基本都会接触到一个词,tradeoff。什么是tradeoff呢?为什么要tradeoff?

    空白的贝塔
  • FPGA 之 SOPC 系列(一)

    今天给大侠带来 FPGA 之 SOPC 系列第一篇,SOPC概述,希望对各位大侠的学习有参考价值,话不多说,上货。

    FPGA技术江湖
  • 开源SOC的设计与实践

    开源日志系统分析很常见, 现在基于开源中间件可以很有效的搭建日志中心,处理各种数据的收集与分析。 日志系统也是信息系统,从软件工程的角度来看和一般的信息系统有很...

    FB客服
  • 引领创新额四家半导体创业公司

    (lo半导体工业长久以来被一些大型公司所把持,比如Silicon Labs, Analog Devices,他们投入大笔的资金进行研发并不断优化其生产设备,从而...

    用户6026865
  • FPGA 的功耗概念与低功耗设计研究

    随着半导体工艺的飞速发展和芯片工作频率的提高 ,芯片的功耗迅速增加 ,而功耗增加又导致芯片发热量的增大和可靠性的下降 。因此 ,功耗已经成为深亚微米集成电路设计...

    碎碎思
  • FPGA Xilinx Zynq 系列(九)Zynq 设计指南 之 开发板简介

    今天给大侠带来FPGA Xilinx Zynq 系列第九篇,本篇内容目录简介如下:

    FPGA技术江湖
  • FPGA和外围接口-第一章 爱上FPGA(1.3.2 Intel FPGA 主流芯片选型 ))

    这章在原计划中是没有的,网上关于FPGA的介绍不说有万篇,千篇文章是有的,所以这章简介部分会很简洁,但是对于Xilinx和Intel家的FPGA主流芯片选型指导...

    碎碎思
  • 北斗卫星授时芯片架构和设计发展趋势

    随着北斗卫星系统技术的发展,国内北斗导航定位芯片行业也迅猛发展,芯片技术成为全球各个国家竞争的制高点之一,作为高端制造业的“皇冠明珠”,芯片是衡量一个国家综合实...

    NTP网络同步时钟
  • Zynq 7000的背景

    因此一种更灵活的SOC结构应运而生,这就是基于Xilinx的可编程SOC结构。与传统的SOC相比,Xilinx的可编程SOC充分利用了现场可编程门阵列内部结构的...

    瓜大三哥
  • Intel/Altera 系列FPGA简介

    自从Altera被Intel收购后,似乎放弃了整个中国市场,Altera市场占有率被其他FPGA厂家所侵蚀,国内目前还有一些公司用Altera的FPGA(CPL...

    碎碎思
  • NoC

    芯片顶端(北侧)包含了 AI 加速引擎阵列,它们主要用来加速机器学习和无线网络等应用中常见的数学计算。然而,关于 AI 引擎的具体结构,在这篇论文中并未提及。

    碎碎思
  • ISSCC 2020: CEA Chiplets, Samsung and MTK 5G

    最近各大自媒体都在写ISSCC 2020, 矽说的《后SoC时代或将迎来Chiplet拐点》 尤其好,深入浅出且幽默诙谐。提到Chiplet 许多美满人都不由得...

    老秃胖驴
  • BMS(电池管理系统)第六课 ——SOP&均衡 算法开发

    SOP目前可靠的方法为基于大量的试验结果,标定电性能数据库,查表法实时上报,后期加入SOH修正;

    233333
  • JPEG 在 GPU 上压缩性能瓶颈分析

    鉴于AI是当下最火的技术方向,GPU加速运算在这方面又有天然的优势,所以官方在介绍其性能差异时主要针对AI各个计算框架来展示其加速比。针对于图像压缩处理这样的场...

    杨清华
  • 【科技】嵌入式深度学习:从云端到设备

    苹果的人脸识别标志着嵌入式人工智能第二阶段的开始,在这一阶段,更多的智能发生在独立于云的设备上。但它们并不是唯一的选择。 “健谈”的智能助手已经成为消费设备的标...

    AiTechYun
  • NXP发布了一个带有RISC-V内核的芯片

    恩智浦日前预告了其带有NPU的“ i.MX9”平台,并发布了低功耗,基于Cortex-A35的i.MX8ULP和启用了Azure Sphere的i.MX8ULP...

    刘盼
  • 拯救CPU

    导语:在过去的10-20年间,硬件技术取得了惊人的进步,但在高性能数据中心和高度受限的移动环境中却仍然不能“奢求”廉价的性能。很多人认为,硬件的下一个进步是将神...

    AI科技大本营
  • ARM要把芯片植入大脑,帮瘫痪病人重获行动能力

    允中 编译整理 量子位 报道 | 公众号 QbitAI 马斯克开了个广受关注的新公司NeuraLink开发脑机接口;Facebook也在上个月的开发者大会上,宣...

    量子位

扫码关注云+社区

领取腾讯云代金券