数字IC笔试题（4）——资源和速度【关键路径】【timing时序】【位宽扩展】

FPGA探索者

发布于 2021-10-13 16:46:15

7140

发布于 2021-10-13 16:46:15

文章被收录于专栏：FPGA探索者FPGA探索者

下面 2 幅图分别为图一和图二，都调用了乘法器和加法器，其中 IN，S1，S2，S3 的位宽都为 8 bit，FF 为触发器，请问下面的选项哪个或哪些是正确的？

答案：C

解析：

图一更省资源，图二的 timing 更好

【资源】

图一和图二的主要区别在于 FF 寄存器的位置，图一中对输入 IN 寄存，8-bit 位宽，图二中对 IN 和 S1/S2 乘法运算的积做寄存，为了保证乘法运算不溢出，结果位宽需要 16-bit，资源用量不同；

【时序】

图二由于对乘法寄存分割了流水，关键路径较短，最长的组合逻辑是一个乘法器和一个加法器；

图一中最长的组合逻辑路径是一个乘法器和两个加法器；

本文参与腾讯云自媒体分享计划，分享自微信公众号。

原始发表：2021-10-11，如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 FPGA探索者微信公众号，前往查看

如有侵权，请联系 cloudcommunity@tencent.com 删除。

本文参与腾讯云自媒体分享计划，欢迎热爱写作的你一起参与！

登录后参与评论

0 条评论

热度