数字硬件建模-重新从另一方面理解Verilog(二)

Verilog带符号操作

Verilog支持运算符“+”或“−” 将符号赋给操作数。表1.4描述了符号操作数（示例1.7）。 表1.4 Verilog符号运算符

示例1.7

Verilog逐位运算符

Verilog支持按位操作。逻辑位运算符使用两个单位或多位操作数并返回多位值。Verilog不支持NAND和NOR。表1.5描述了位运算符的功能和使用（示例1.8）。 表1.5 Verilog按位运算符

示例1.8

Verilog关系运算符

Verilog支持关系运算符比较两个二进制数，并在比较两个操作数后返回true（‘1’）或false（‘0’）值。表1.6描述了关系运算符（示例1.9）。

表1.6 Verilog关系运算符

示例1.9

Verilog连接和复制运算符

Verilog支持任何二进制字符串的连接和复制。表1.7描述了连接（functionality of concentration ）和复制操作的功能（示例1.10）。 表1.7 Verilog集中和复制运营商

示例1.10

Verilog 简化（reduction，缩减，递减）运算符

Verilog支持reduction运算符，并在按位缩减后返回单位值。表1.8描述了简化运算符（示例1.11）。 表1.8 Verilog还原运算符

示例1.11

Verilog移位运算符

Verilog使用移位运算符并需要两个操作数。这些操作用于执行换位操作。表1.9描述了移位操作员的功能（示例1.12）。 表1.9 Verilog移位运算符

示例1.12

总结

如前所述，Verilog是一种区分大小写的语言，用于逻辑电路的设计和验证。以下是简单总结的要点。

1. Verilog是一种描述设计功能的高效硬件描述语言。
2. 虽然有不同的描述风格，但实际上设计者使用了RTL编码风格来编码RTL。Verilog支持并行和顺序设计。
3. Verilog用作高效的HDL，支持四个值：逻辑“0”、逻辑“1”、高阻抗“z”和未知“x”。
4. Verilog使用并行和顺序语句。Verilog HDL支持不同的运算符执行逻辑和算术运算。
5. Verilog用于数字逻辑的设计和验证。
6. Verilog区分大小写，具有可合成和非合成结构。