采用单缓冲区时,由于将盘块读入缓冲区与将数据从缓冲区转到用户区,都要用到同一个缓冲区,所以只能把这两步作为一个段,计算方式:16+5+1+(10-1)*(16+5)=211
当采用双缓冲区时,读入缓冲区与数据从缓冲区转到用户区可以作为流水线的两个段,所以计算方式为:16+5+1+(10-1)*16=166
计算机组成与体系结构---多级存储结构
按内容存取,是相联存储的最基本的特点,Cache是一种非常经典的相联存储器;
计算机组成与体系结构---Flynn分类法
GPU是一种高性能的图形处理器,一般采用的是SIMD架构。
计算机组成与体系结构---Cache
Cache与主存之间的映射采用的是硬件方式完成的,其目的是提高速度。
计算机组成与体系结构---CISC与RISC
计算机组成与体系结构---运算器与控制器
计算机组成原理的cpu寄存器,备选答案中的多种寄存器中pc负责记录要执行的指令地址。应该把pc中的内容送到地址总线上。
计算机组成与体系结构---可靠性
软件容错性的基本思想是从硬件容错中引申而来,利用软件设计的冗余和多样化来到屏蔽错误的影响,提高系统可靠性的目的。软件容错的主要方法是提高足够的冗余信息和算法程序,使系统在实际运行时能够及时发现程序设计错误,采用补救措施,以提高系统的可靠性,保证整个系统的正常运行。
软件容错技术主要有N版本程序设计,恢复块方法和防卫式程序设计等,其中N版本程序设计也就是N模冗余的机制。纠错码是在信息层面有冗余机制。
程序走查属于检错机制。
计算机组成与体系结构---Cache
高速缓冲存储器是存在于主存与CPU之间的一级存储器,由静态存储芯片(SRAM)组成,容量较小但是速度比主存高得杜欧,接近于CPU的速度。Cahce的功能是用来存放那些那些近期需要运行的指令和数据。Cache与内存的映射有三种不同的方式:全相联、直接相联、组相联;
这三种方式中,直接相联的实现最为简单,但是由于直接相联中,内存块调入Cache时,只能进入特定块,这使得块冲突的可能性变得比较大。相比之下全相联中,内存调入Cache并无限制,只要Cache中有空闲区,都能调入,所以块冲突可能性最小,组相联是全相联与直接相联的折中,所以排在中间。
计算机组成与体系结构---流水线技术
计算机组成与体系结构---局部性原理
程序访问的局部性原理包含量方面的含义,一是时间局部性,指程序在最近的未来要用到的信息很可能是现在正在使用的信息;二是空间局部性,指最近的未来要用到的信息与现在使用的信息很可能在空间上是相邻的或相近的,这是因为程序中大多数指令是顺序并且顺序执行的,数据一般般也是聚簇存储在一起的。程序访问局部性原理是存储层次得以构成和管理的主要依据。根据该原理,可以把空间位置向临近的信息作为一块放到容量最小的第一级存储器M1中,在最近未来的一段时间内多次连续访存很可能都在M1的同一块中,从而使整个存储系统的访问速度接近于M1的速度。
计算机组成与体系结构---流水线技术
采用常规标量流水线处理机(即该处理机的度m=1),连续执行16条指令的时空图如下所示,从中可以看出,连续执行16条指令所需时间为18t
当采用度m为4的超标量流水线处理机,连续执行上述16条指令时,时空图如下所示,从中可以看出,连续执行16条指令所需的时间为6t
计算机组成与体系结构---流水线技术
流水线的加速比定义如下:为完成一批任务,不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比;
不用流水线时,执行1条指令,花费的时间=1+3+2+1=7,执行4条指令就是28
使用流水线时,流水线执行时间计算公式为:1条指令时间+(要执行指令条数-1)*流水线周期
使用流水线的时间=16;
加速比的速度:7:4=1.75
计算机组成与体系结构---CISC与RISC
RISC与CISC是目前设计制造微处理器的两种典型技术,虽然他们都试图在体系结构、操作运行、软件硬件、编译时间和运行时间等诸多因素中做出某种平衡,以求达到高效的目的,但是采用的方法不同,主要区别:
计算机组成与体系结构---Flynn分类法
计算机系统中开发并行性的方法有:
题目中只有 一个控制单元,所以是单指令流:多个处理和存储部件,是多数据流,因此,属于单指令流多数据流计算机(SIMD)
该计算机将大量重复设置的处理单元按一定方式相互连成阵列,在单一控制部件CU(Control Unit)控制下对各自所分配的不同数据并行执行同一指令规定的操作,是操作并行的SIMD计算机。因此,采用了资源重复的措施开发并行性
计算机组成与体系结构---其他
一般来说,将程序的模块划分的越小,程序模块间的数据相关性越大,通信的开销也越大。线程是程序中一个单一的顺序控制流程,模块越小就需要越多的线程,如果有大量的线程,会由于相互切换而影响性能,更多的线程也需要更多的内存空间,即开销更大。
计算机组成与体系结构---可靠性
内存的可靠性为0.98,出错位数为1的概率为80%,当采用海明码校验,将内存出错1位加以纠正之后;
所以,在没有采用海明威校验时,就凭内存本身的硬件可靠性,能达到0.98
而在采用海明码校验将1位的错误进行纠正时,将进一步提高可靠性。1位出错概率是80%,也就是对1位纠错,能纠正总错误中的80%。
即(1-0.98)*0.80
0.98+0.02*0.8=0.996
计算机组成与体系结构---多级存储结构
一般来讲,RAM类存储器通过写入0xAA,0x55等数字再读出的方式进行自检;ROM类存储器通过累加和校验进行自检。