CXL技术：Compute Express Link技术整理

作者介绍：pinging

浙江大学计算机专业系统方向博士生

一、技术介绍

CXL计划分为三个阶段，技术优势逐渐底层。

通过CXL池化，能真正实现各种存储设备通过CXL协议相互连接，组织成一个非常大的存储池。

CXL3.0可以支持多个Switch互连，即更大的池子。

使用P2P，通信能力大幅增强。

且各个设备之间具有Cache一致性保障。

重头戏来了，这里列举了传统PCIe和CXL的特征对比，明显能看到CXL的性能优势更为明显。

二、论文介绍

下面放一些顶会论文的介绍，有兴趣的读者可以查阅论文进行阅读。

•EMC在这里是支持多头的，即可以连接多个8CXL设备，比如CXL的memory；

•8 socket的pond表示一个池子里有8个socket，而8个socket仅需要通过EMC连接DRAM即可；

•16-socket pond表示一个池子支持16个CPU socket使用，更大了，意味着需要一个Retimer来保障信号，增加了延迟；

•16 socket以下的主机，可以直接用1个EMC连到一起，这样延迟较低；

•需要支持更多CPU互联时（32-64），需要用到Switch+EMC，有可能EMC上有16个 port，然后如果用两个Switch的话，对外就只用了两个port（猜测）

三、未来展望

CXL是新型的技术，未来还能有更大的发展前景，现在还处于起步阶段，更多内容亟待探索，欢迎大家多讨论交流。