腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
海风
专栏作者
举报
41
文章
63237
阅读量
14
订阅数
订阅专栏
申请加入专栏
全部文章(41)
编程算法(14)
fpga(10)
神经网络(8)
matlab(6)
机器学习(5)
深度学习(5)
人工智能(5)
单片机(4)
存储(3)
缓存(2)
架构设计(2)
负载均衡(1)
区块链(1)
c 语言(1)
c++(1)
node.js(1)
html(1)
硬件开发(1)
ide(1)
git(1)
github(1)
批量计算(1)
数据库一体机 TData(1)
SSL 证书(1)
腾讯git代码托管(工蜂)(1)
网站(1)
http(1)
网络安全(1)
卷积神经网络(1)
线性回归(1)
tcp/ip(1)
markdown(1)
https(1)
processing(1)
密钥管理服务(1)
atomic(1)
buffer(1)
matrix(1)
memory(1)
point(1)
tree(1)
xilinx(1)
量化(1)
数据类型(1)
搜索文章
搜索
搜索
关闭
FPGA学习之基本结构
fpga
负载均衡
存储
缓存
从PLD的发展历程来看,按照结构区分,前后共有4种可编程逻辑器件类型:PLA、PAL、CPLD和FPGA。PLA——PAL——CPLD是继承的关系,然而FPGA是相对独立的,采用了截然不同的设计方法。
sea-wind
2019-09-11
1.2K
0
AI芯片:高性能卷积计算中的数据复用
卷积神经网络
架构设计
硬件开发
fpga
深度学习的发展过程中,较高的计算量是制约其应用的因素之一。卷积神经网络中,主要计算为三维的卷积计算(后简称为卷积),现有的主流处理器难以高性能,高效能的完成卷积计算。相比一般的通用计算,卷积计算中存在的大量数据复用以及计算的规则性,在硬件的微架构(后简称为架构)设计和计算优化上有很大的优化空间,由此诞生了众多针对深度学习加速的AI芯片。卷积计算过程可以表示如下
sea-wind
2019-09-11
1.9K
0
高层次综合(HLS)-简介
fpga
c++
tcp/ip
HLS是FPGA代码的综合技术。FPGA的基本知识可以从FPGA学习之基本结构得到。Xilinx的文档《Introduction to FPGA Design with Vivado High-Level Synthesis》中的两幅图可以很好的回答这一问题。
sea-wind
2019-09-11
3K
0
Xilinx命名规则
fpga
网站
Xilinx的ug112第一章中介绍了Xilinx公司的FPGA命名规则。一般而言,大的FPGA的上表面是这个样子的。
sea-wind
2019-09-11
1.8K
0
Clock Skew , Clock Uncertainty和 Period
fpga
Intel 4790K的主频是4.0GHz,高通801的单核频率可达2.5GHz,A8处理器在1.2GHz,MSP430可以工作在几十MHz……这里的频率的意思都是类似的,这些处理器的频率都是厂商给定的。但是对于FPGA的工作频率而言却往往需要我们自己决定,在产品的设计初始就需要考虑FPGA工作在哪个频率,譬如250MHz。这个取值并不是瞎确定的,譬如如果定在1GHz,那显然是不可能的,有一本叫《XXXXX FPGA Data Sheet DC and Switch Characteristics》的手册给出了FPGA各个模块的直流供电特性和最高工作频率。这里给出的是理论工作上限制,Virtex-5各个模块工作频率最高大概在400-500MHz之间。当然还要考虑FPGA的输入clk了,即使有DCM等模块分频倍频,一般也不会选择一个很奇怪的分频比。
sea-wind
2019-07-31
1.7K
0
OFFSET IN 使用举例
密钥管理服务
fpga
某器件(Device)有信号RXD0-RXD15,RKLSB,RKMSB需要输入到FPGA内,同时有与数据同步的RXCLK,数据为SDR输入。如下图所示,这是一个典型的源同步输入方式,需要给出OFFSET IN约束。
sea-wind
2019-07-31
937
0
FPGA中的INOUT接口和高阻态
fpga
三态门,故名思议就是这个期间具有三种状态。对于数字电路来说,三种状态是高电平、低电平和高阻态。Xilinx的《XST User Guide》上给出了三态门的Verilog HDL(以及VHDL)的描述,具体如下:
sea-wind
2019-07-31
1.5K
0
FPGA上如何求32个输入的最大值和次大值:分治
fpga
编程算法
当然,输入的位宽可能会影响最终的解题思路和最终的实现可能性。但位宽在一定范围内,譬如8或者32,解题的方案应该都是一致的,只是会影响最终的频率。后文针对这一题目做具体分析。(题目没有说明重复元素如何处理,这里认为最大值和次大值可以是一样的,即计算重复元素)
sea-wind
2019-07-31
2.9K
0
OFFSET约束(OFFSET IN 和OFFSET OUT)
fpga
数据库一体机 TData
数据在采样时刻之前多少时间有效(OFFSET BEFORE),以及有效时间是多少(VALID)
sea-wind
2019-07-31
1.4K
0
时序收敛:基本概念
fpga
单片机
FPGA器件的需求取决于系统和上下游(upstream and downstrem)设备。我们的设计需要和其他的devices进行数据的交互,其他的devices可能是FPGA外部的芯片,可能是FPGA内部的硬核。
sea-wind
2019-07-31
1.2K
0
没有更多了
社区活动
腾讯技术创作狂欢月
“码”上创作 21 天,分 10000 元奖品池!
立即发文
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档