如何在没有#的情况下模拟Verilog中的延迟？可以被合成的
在没有#的情况下模拟Verilog中的延迟可以通过使用时钟周期来实现。以下是一种可能的方法：
- 首先，确定你的设计中使用的时钟频率。假设时钟频率为f。
- 然后，根据所需的延迟时间，计算需要等待的时钟周期数。假设延迟时间为t。
- 延迟的时钟周期数 = 延迟时间 / 时钟周期 = t / (1/f) = t * f
- 在你的Verilog代码中，使用一个计数器来计算时钟周期数。每个时钟周期，计数器加1。
- 当计数器达到延迟的时钟周期数时，执行所需的操作。
这种方法模拟了Verilog中的延迟，但需要注意的是，它并不是真正的硬件延迟。它只是通过等待一定数量的时钟周期来模拟延迟。
在腾讯云的云计算平台中，可以使用云服务器（CVM）来进行Verilog代码的模拟和仿真。腾讯云的云服务器提供了高性能的计算资源，可以满足各种计算需求。您可以通过以下链接了解更多关于腾讯云云服务器的信息：https://cloud.tencent.com/product/cvm
相关·内容
2回答
我一直读到在RTL代码中声明的延迟永远不能被合成。它们仅用于模拟目的，现代合成工具将忽略代码中的延迟声明。
例如:合成工具会将x = #10 y;视为x = y;。有人能解释一下为什么任何硬件描述语言(如VHDL，Verilog或Sytem-Verilog)中的延迟声明不能被
浏览 7提问于2014-07-12得票数 2
我希望创建一个与门，它得到的结果后，让我们假设10 ps，我的时钟是500ps的延迟。如何在不使用# delays的情况下延迟分配？我试图创建一个递增的计数器，但如何对其进行建模，使其仅在我的输入发生变化时启动。此外，在评估和分配第一个输出之前，输入不会改变。初始计数器是0，假设延迟是3'b111，所以我希望计数器从1到3'b111，然后将它赋给y，输入a和b到and门。 alw
浏览 28提问于2019-10-03得票数 0
回答已采纳
如果我在总是(Verilog)/process(VHDL)和敏感列表中的每个分配添加一个100 ps的延迟，只有时钟和重置。就像这样。always@(posedge clk) a <= #100 'd0; a <= #100 b;我认为延迟函数只是对仿真process.Because的影响，每本书和用户指南都告诉我们delay是不可综合的</em
浏览 1提问于2017-08-16得票数 0
回答已采纳
我发现一些Verilog源代码中通常有很多延迟，即使在一些简单的语句中也是如此，比如下面这样。造成这种延迟的根本原因是什么？
cmd <= #`DEL 32`b0
浏览 1提问于2013-11-15得票数 0
我读过“Verilog合成中的非阻塞赋值，终止的编码样式！”作者: Clifford Cummings。他说，这个问题底部的代码“保证”被合成到一个三触发器流水线中，但不能保证正确模拟(例如pipeb3，第10页；“保证的”注释在第12页)。这份文件赢得了最佳论文奖，所以我认为这是真的。我认为加分问题是:给出最简单的Verilog程序，它具有定义良好的</
浏览 0提问于2012-06-26得票数 4
回答已采纳
Verilog-A和Verilog一样吗？
因为当我在ModelSim上粘贴一些Verilog的源代码时，总会有一些不能删除的错误。ModelSim能运行Verilog吗？
浏览 8提问于2014-05-11得票数 2
我在测试台上连接了一个DDR模型，使用带有净延迟的导线来模拟电路板上的跟踪延迟。轨迹可以在其传输线上保持1或2位，但由于模拟器将净延迟建模为惯性延迟，因此所有位都被过滤掉作为毛刺。因此，我猜模拟器不希望在性能和存储上产生成本，将其建模为传输延迟。然而，我强烈认为传输延迟是使用净延迟的正确方法，因为否则使用自己的延迟</e
浏览 2提问于2017-12-01得票数 1
setb) q <= 1;end// synopsys translate_off
alw
浏览 0提问于2013-09-05得票数 3
回答已采纳
我在Verilog HDL中找到了两种不同的解释惯性延迟的不同来源。assign #4 out = in; begin #5 in = 1; #1 in =
浏览 5提问于2015-04-21得票数 3
回答已采纳
1回答
分割算法
、
我一直使用“/”运算符在verilog中执行除法运算。我可以得到正确的模拟结果，但问题是，由于'/‘运算符，我的代码无法合成。它显示错误“第二个操作数/应该是2的幂”。我应该如何在Verilog HDL中执行除法？
浏览 3提问于2016-10-29得票数 0
新的verilog，所以这可能是一个愚蠢的问题？在将'input‘网络分配给'output’网络时，有没有我应该考虑的问题，或者这是不可能的？CLK1, CLK2 );
output CLK2;
假设CLK1是一个50 was的时钟
浏览 3提问于2014-01-10得票数 2
3回答
我知道verilog是一种硬件描述语言，它完全是关于并行处理的，但我面临的问题是，我必须写一份报告，说明为什么一段C++代码在硬件描述语言环境中更好。 cout<<diff&l
浏览 6提问于2013-10-23得票数 0
2回答
我见过以下用来在Verilog模块中进行状态更改的代码：state <= #1 IDLE;
为什么使用<=而不是=？使用#1的目的是什么？有什么不同吗？以下是FSM的一些Verilog代码，其中显示了使用的第一个FSM。如果用第二个替换，效果会一样吗？
浏览 1提问于2011-04-17得票数 1
回答已采纳
1回答
当我使用Verilog时，我想这样定义一个寄存器： reg [7:0] cnt; cnt <= #1 cnt + 1;
end 因为使用了#1，所以在波形中，寄存器会在clk posedge后面稍有变化，这在调试时会清楚得多。我想知道我是否可以在chisel3中做到这一点？用Firrtl生成Verilog，用iotester生成"vcd“波形。
浏览 63提问于2021-05-07得票数 2
回答已采纳
我正在尝试理解Verilog中的幕后操作。为什么在Verilog中不能合成延迟？是不是在门的实际合成过程中发生了什么，从而阻止了这种情况？
浏览 4提问于2019-02-14得票数 2
2回答
我在我的chiselMainTest列表中添加了“-后端”和"v“，虽然我得到了verilog输出，但我也得到了一个构建错误：.: fatal error: 'vpi_user.h' file not found ^sbt运行的完整列表如下Nonzero exit code: 1
[error
浏览 4提问于2015-10-05得票数 2
回答已采纳
利用常规的预综合(行为)仿真验证Verilog设计，并使用后综合仿真，是一种很好的设计实践。在调试仿真和硬件之间的不匹配时，这实际上是强制性的。如何使用开源的IceStorm流来实现iCE40 FPGA？
浏览 14提问于2017-07-18得票数 3
回答已采纳
4回答
我为一些用系统Verilog编写的硬件开发了一个用C++编写的高级模拟器。
将系统Verilog
浏览 12提问于2011-05-11得票数 3
回答已采纳
然后，我用Design Compiler综合了Chisel生成的Verilog代码。我想验证RTL和Gate-Level的行为是否匹配。如何共同模拟合成的Verilog网表和原始的Chisel testbench？
有没有一种简单的方法可以模拟生成的Verilog网表，而不需要重写Verilog测试平台？
浏览 1提问于2018-05-03得票数 4
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储活动推荐
腾讯云开发者
