腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
FPGA
项目怎么上
云
?
、
有
FPGA
项目想上
云
,现在腾讯
云
的
FPGA
还在内测阶段,项目怎么上
云
?需要什么技术,提前学一下
浏览 363
提问于2020-01-17
2
回答
比较与加法的区别
加法(+)
运算
是否比比较
运算
(>)更复杂,无论是整数
运算
还是浮点
运算
?在基于微处理器和基于
FPGA
的系统的上下文中,我将不胜感激。但是,在基于
FPGA
的系统中,我猜比较算子的复杂度可以降低吗?
浏览 2
提问于2012-06-25
得票数 1
回答已采纳
1
回答
相对于CPU和绝对(GFlops/GIops),现代
FPGA
的性能是多少?
、
、
现代
FPGA
的性能相对于CPU,绝对是多少(GFlops/GIops),在
FPGA
上每秒10亿次整数
运算
的成本是多少?那么在哪些任务中使用
FPGA
是有益的呢?我只找到了它: 还有一篇老文章:
浏览 4
提问于2012-09-01
得票数 2
回答已采纳
1
回答
将
FPGA
上的DSP片从用于乘法的HDL代码中瞄准
、
、
我想在DSP片上做乘法
运算
。我刚开始讲
FPGA
。从我的Verilog代码中是否有针对
FPGA
DSP片进行乘法
运算
的指导方针?在我写乘法的地方,我该怎么写函数? 致以亲切的问候,
浏览 2
提问于2015-03-18
得票数 0
回答已采纳
1
回答
matlab和
FPGA
板上的奇偶校验
、
、
、
我创建了串行端口来将数据发送到
FPGA
板。在
FPGA
板上,编写代码对8位数据进行异或
运算
,并对奇偶校验位进行校验。问题是,如果存在奇偶校验错误,
FPGA
板如何请求串口重传数据?
FPGA
有什么必要的设置吗?
浏览 4
提问于2016-06-18
得票数 0
1
回答
错误:可移植性:3-Xilinx应用程序内存不足
、
、
我正在使用NI Labview
FPGA
在
FPGA
上编译和综合一个设计,并遇到了以下错误:- Estimate Resources - PlanAhead: 03:04 这是否意味着
云
编译服务器内存不足
浏览 0
提问于2017-01-17
得票数 1
回答已采纳
2
回答
如何在不使用
fpga
除法的情况下找到数的模乘逆?
、
、
、
这个问题的典型答案是“使用扩展的欧几里德算法”,但是它使用除法和乘法
运算
,这些
运算
在
FPGA
上很难实现。我想在RSA密钥生成中使用它。
浏览 4
提问于2017-01-11
得票数 1
回答已采纳
1
回答
verilog中的映射错误
、
在使用Xilinx 8位处理器verilog代码进行映射的过程中,我经常遇到这样的错误:“设计太大了,不适合这个设备。”和"ERROR:Pack:2309 -找到太多适合此设备的"IOB“类型的绑定复合。”我的系统上安装了Xilinx 14.7,如何消除这个错误?
浏览 7
提问于2018-08-05
得票数 0
2
回答
altera上的浮点:算术还是dsp内核?
、
、
、
、
我想在altera
fpga
上执行一些浮点
运算
,但据我所知,IP目录中有两个选项: DSP核心和算术fp核心谢谢
浏览 3
提问于2016-02-04
得票数 0
2
回答
在ASIC/
FPGA
设计中查找表除法可综合吗?有什么意义吗?
、
、
、
我正在研究如何做一个高效的
FPGA
项目(朝着ASIC设计的方向),其中包括简单的32位二进制数的除法
运算
。我的问题是,LUT实际上是可以在ASIC设计中综合的?这是不是需要除法
运算
的芯片呢?
浏览 9
提问于2016-11-10
得票数 0
1
回答
如何强制vivado对所有算术
运算
使用dsp块
、
、
、
、
我正在尝试在ZYNQ
fpga
上实现一个riscv核心。我正在做一些优化方法来提高它的性能。 如何强制xilinx vivado在我的设计中使用DSP进行任何算术
运算
?
浏览 75
提问于2019-08-26
得票数 2
回答已采纳
1
回答
从触发器数(浮点
运算
)估算功耗?
、
、
、
我提取了我的每种算法消耗了多少次失败(浮点
运算
), 我想知道我是在
FPGA
上还是在CPU上实现这个算法,是否可以预测(大致上)将消耗多少能量?无论是CPU还是ASIC/
FPGA
中的功率估计都对我有好处。我在寻找类似公式的东西。我有,为英特尔CPU。
浏览 0
提问于2016-08-11
得票数 0
回答已采纳
3
回答
云
服务器的区别?
浏览 655
提问于2019-05-22
1
回答
利用
FPGA
的nioss2处理器实现两个数的相加
、
、
我是第一次接触
FPGA
和nios2。我想使用niosII将两个整数相加。当我要将两个整数相加时,我写了一段C代码,如下所示。计算机还是
FPGA
板?这里是否必须使用自定义组件来执行此操作?niosII中有没有内置的算术
运算
?请任何人都能给我答案。提前谢谢。
浏览 7
提问于2021-11-01
得票数 0
2
回答
如何向
FPGA
发送定点数
、
、
、
、
我有我的自定义IP包含32位的输入和输出.I也需要做一些定点数字的算术
运算
。但是这个定点数字应该从SDK发送到
FPGA
部分。
浏览 2
提问于2015-05-13
得票数 1
1
回答
如何用非常有限的资源将两个1024位无符号整数相乘(基数2)
、
、
、
我必须在一个非常小的
FPGA
板上做乘法
运算
的主要问题(基数2)。 乘法速度对我来说不是一个重要的标准,我可以等待相对较长的时间(~1秒)来获得正确的乘法结果。下面是我的
FPGA
的资源信息:https://reference.digilentinc.com/_media/basys3:basys3_ss.pdf 要做到这一点,简单且有效的方法是什么?
浏览 29
提问于2019-12-24
得票数 0
2
回答
Miller-Rabin素性测试的典型运行时间是什么?
我知道Montgomery模幂
运算
和GNFS,我不是在问任何花哨的理论。我想知道的是,在特征硬件(例如,2.2 GHz Opteron或某某图形卡或
FPGA
)上,MR的一些代表性运行时间(请注意,这与RSA操作不同)。
浏览 0
提问于2010-07-27
得票数 4
3
回答
如何在VHDL中加速我的数学
运算
?
、
一些数学
运算
(比如一些模
运算
)花的时间太长(20+ns,而75 met是13.3 is ),所以我的时间限制不能满足。我是
FPGA
的新手,但我想知道,例如,是否有一种方法可以以比当前像素时钟更快的速度运行计算,以便在75 the时钟的下一个节拍之前完成它们。顺便说一下,我用的是VHDL。
浏览 3
提问于2013-02-08
得票数 4
回答已采纳
1
回答
如何估计移植
FPGA
算法产生的GPU FLOPs?
、
、
、
我有一系列目前在
FPGA
架构中实现的信号处理算法。我希望将此处理转移到基于GPU的服务器上,但我需要估计需要多少GPU。完成这项任务的最佳方法是什么?我是否应该尝试将每个数学
运算
分解为一个失败计数,然后将其相加,并希望我在大体上是远程的?
浏览 2
提问于2014-05-29
得票数 1
1
回答
用于乘法的Verilog中的移位
、
、
、
、
下面这一行代码是如何作为(1024-31)的乘法
运算
的?但我不明白的是,这种移动是如何模仿reg_acc * (1024-31)的乘积的。
浏览 6
提问于2022-01-11
得票数 0
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
FPGA云服务器
Day5 2018年全国大学生FPGA暑期学校——FPGA云服务(一)
C语言位运算(按位与运算、或运算、异或运算、左移运算、右移运算)
浅谈FPGA
FPGA入门
热门
标签
更多标签
云服务器
ICP备案
实时音视频
云直播
对象存储
活动推荐
运营活动
广告
关闭
领券