设置输出延迟
FPGA作为上游芯片发送数据给下游芯片，output_delay反应的是输出数据在被捕获之前应该稳定存在的时间。
Xdc是以下游芯片的时间点作为参考的。
Max指的是保持时间约束，min指的是建立时间约束
输入到输出端口的组合时钟延迟
sET_MAX_DELAY 15 -FROM [GET_PORTS DIN] -TO [GET_PORTS DOUT]create_clock -name sysclk -period 10 [get_ports clkin]
set_input_delay -clock sysclk 4 [get_ports din]
set_output_delay -clock sysclk 5 [get_ports dout]举报
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号