专栏首页数字积木vivado:查看各模块资源占用情况方法

vivado:查看各模块资源占用情况方法

在vivado中 ,如何查看各个模块的资源占用情况呢?方法如下。

以在xilinx官方评估板VC709的microblaze的软核处理器例程为例。工程如下图模块组成。

完成Implementation后,在Flow Navigator下的IMPLMENTATION中点击Open Implemented Design,然后选择Report Utilization。

之后会自动弹出资源报告窗口,使用默认配置,点击OK

在生成的结果中选中某一类资源,会看到按模块排列的资源占用情况。b包含按数目或百分比显示的情况。

相当于在Tcl Console里面运行如下Tcl的命令:

report_utilization -name utilization_1

运行结果如下:

在窗口左侧可以参看不同资源的使用情况。

在右侧窗口可以看到各个模块的资源使用情况。

在工具栏中可以切换数量和百分比。参看各个模块占用芯片总资源的比例。

“ summary ”中可以看到工程总体资源利用率。

‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ END ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧

本文分享自微信公众号 - 数字积木(ggreat-top),作者:巩文红

原文出处及转载信息见文内详细说明,如有侵权,请联系 yunjia_community@tencent.com 删除。

原始发表时间:2020-12-12

本文参与腾讯云自媒体分享计划,欢迎正在阅读的你也加入,一起分享。

我来说两句

0 条评论
登录 后参与评论

相关文章

  • 【Vivado那些事】Vivado下怎么查看各子模块的资源占用?

    完成Implementation后,在Vivado IDE左侧的Flow Navigator点击Open Implemented Design,然后点击repo...

    碎碎思
  • windows 查看及结束端口占用情况方法简记

    taskkill /f /im 使用中的小问题~请大虾们指教taskkill-百度百科

    WindCoder
  • 【Vivado】那些事儿-汇总篇

    【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入

    碎碎思
  • System Generator从入门到放弃(一)-安装与使用

      System Generator是Xilinx公司进行数字信号处理开发的一种设计工具,它通过将Xilinx开发的一些模块嵌入到Simulink的库中,可以在...

    碎碎思
  • FPGA设计中,zynq三种实现GPIO的方式

    大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。

    FPGA技术江湖
  • Vivado综合设置选项分析:-control_set_opt_threshold

    触发器的控制集由时钟信号、复位/置位信号和使能信号构成,通常只有{clk,rst/set,ce}均相同的触发器才可以被放置在一个SLICE中。但是,对于同步置位...

    Lauren的FPGA
  • windows查看端口占用 windows端口占用 查找端口占用程序 强制结束端口占用 查看某个端口被占用的解决方法 如何查看Windows下端口占用情况

    2.查询指定的端口被占用的情况   上图中本地地址一列中的冒号:  后面的数字就是端口号

    noteless
  • 从 IP 开始,学习数字逻辑:FIFO 篇(上)

    使用 ip 对于数字逻辑方面的工作来说,是非常正常的,基础的 ip 之于数字逻辑设计,与与非门相比大概只是设计层次上的差别。更何况对于 SoC 公司来说...

    碎碎思
  • Vivado综合设置选项分析:no_lc

    Xilinx FPGA内部LUT6的结构决定了对于一个x输入布尔表达式和一个y输入布尔表达式,只要满足x+y≤ 5(相同变量只算一次),这两个布尔表达式就可以放...

    Lauren的FPGA
  • FPGA Xilinx Zynq 系列(二十五)IP包设计

    今天给大侠带来FPGA Xilinx Zynq 系列第二十五篇,开启十三章,讲述IP包设计等相关内容,本篇内容目录简介如下:

    FPGA技术江湖
  • 【新手入门】Vivado工程升级及板级信号调试

    李家俊同学给大家介绍了一下如何使用新版本的vivado去打开旧版本的vivado工程。

    网络交换FPGA
  • System Generator从入门到放弃(二)-Digital Filter

    System Generator是Xilinx公司进行数字信号处理开发的一种设计工具,它通过将Xilinx开发的一些模块嵌入到Simulink的库中,可以在Si...

    碎碎思
  • 【Vivado约束学习】 时钟约束

    在数字设计中,时钟代表从寄存器(register)到寄存器可靠传输数据的时间基准。Xilinx Vivado集成设计环境(IDE)时序引擎使用ClocK特征计算...

    FPGA开源工作室
  • 从多图对比看Vivado与ISE开发流程的差异

    对 Vivado 和它的前一代设计套件,ISE 做一个组件功能上的平行比较和总结是很有用的。其目的是让那些具有在 ISE 下工作经验 (但是不具有 Vivado...

    碎碎思
  • FPGA Xilinx Zynq 系列(七)Zynq 设计指南( 如何使用?) 之 设计流程概述

    今天给大侠带来FPGA Xilinx Zynq 系列第七篇,本篇内容目录简介如下:

    FPGA技术江湖
  • FPGA Xilinx Zynq 系列(三十一) IP 重用与集成

    今天给大侠带来FPGA Xilinx Zynq 系列第三十一篇,开启十八章, 带来 IP 重用与集成等相关内容,本篇内容目录简介如下:

    FPGA技术江湖
  • FPGA Xilinx Zynq 系列(二十六)高层综合

    今天给大侠带来FPGA Xilinx Zynq 系列第二十六篇,开启十四章,讲述高层综合等相关内容,本篇内容目录简介如下:

    FPGA技术江湖
  • 实验室自研工具Vivado Batch Mode Tool介绍!

    手点Vivado GUI也太低效了,关注“Z胖实验室”公众号,公众号内回复 Vivado脚本 获得链接

    网络交换FPGA
  • Vitis指南 | Xilinx Vitis 系列(二)

    大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。...

    FPGA技术江湖

扫码关注云+社区

领取腾讯云代金券