什么什么？领慧新品-ADS1278的封装，AD7768的性能：LHA5274超详细解读

云深之无迹

纵是相见，亦如不见，潇湘泪雨，执念何苦。

1677篇原创内容

公众号

领慧立芯

苏州领慧立芯科技有限公司是一家专注高性能模拟及混合信号芯片设计的解决方案提供商。公司致力于中高端高精度信号链和定制化MCU芯片的设计，可广泛应用于通讯、医疗、工业控制、消费类电子、汽车电子等领域。 详情请点击发消息！

34篇原创内容

公众号

早就知道要出这颗料了：

没想到是五月份份尾巴

没想到是五月份份尾巴

昨天发布了，数据还没有补全，今天就拿到了手册，赶紧一睹为快。

大家都知道调制ADC是高精度的，那能不能速度太快点呢，那这样就有两个好指标了。

先看一下TI的片子，ADS12xx系列的东西，其实初看就知道性能非常强，都做到了512kSPS了。

目前TI的产品，24年三月份发布，我这个没有写过，但是有草稿

目前TI的产品，24年三月份发布，我这个没有写过，但是有草稿

好的，看框图是真同步，后面的输出也是并口

好的，看框图是真同步，后面的输出也是并口

全同步的ADC是很贵的，参考我写的AD7771（但是这个老啦，功耗高，也慢了）。

封装的话是：

VQFN，是比较好焊接的，然后整个引脚的分布是非常合适来布线的

VQFN，是比较好焊接的，然后整个引脚的分布是非常合适来布线的

非常丝滑

非常丝滑

因为我们的目标是领慧，这个TI就写到这里吧。

1278推出的早（是真真正正的ADS1278，上面是一个新升级的版本），有10年了，市占率高， AD7768稍晚些，客户群体次之， ADS127L18去年推出了，客户群体更小；所以生意逻辑是替代ADS1278，抢AD7768，秒AD127L18市场（哈哈哈，这个到底能不能做到呢？可以给时间来看）

然后性能是对比的ADI：

我还是对我的AD7771 念念不忘

我还是对我的AD7771 念念不忘

这两个片子，一个是带宽，一个是采样率，还不太一样。

框图的话，就是标准的信号链设计，线性的直接注入到后面

框图的话，就是标准的信号链设计，线性的直接注入到后面

然后LHE的框图给的是像TI的样子：

LHA5274/LHA5278

LHA5274/LHA5278

然后引脚经过确认是和TI的兼容

然后引脚经过确认是和TI的兼容

赶紧进入喜闻乐见的解读环节吧！

参数其实大家都能看，但是这样的ADC是合适什么场景使用呢？

下面我来逐条分析 LHA5278 应用推荐中的场景，并说明各自对 ADC 的参数要求，以及这颗 ADC 为什么适合这些应用：

当然可以，以下是对 LHA5278 在五个推荐应用中的逐条深入分析，每个都详细说明为什么它适合这些场景，需要的 ADC 参数是什么，我觉得大家是非常喜欢这部分的内容。

1. 过程控制 (Process Control)

过程控制通常关注慢速变化的模拟量（如温度、压力、电流、电压），关键在于：长期稳定性，高直流精度，低温漂，多通道同步监测；这类应用不太关心带宽和采样率，而更看重 DC 准确度与长期可靠性。

LHA5278 提供：

24 位分辨率，满足高分辨 ADC 要求

INL 仅 2 ppm FSR，误差极小

增益漂移 1 ppm/°C，偏置漂移仅 0.25 μV/°C，非常适合温漂敏感应用

每通道独立掉电功能 + Low-Power 模式（12mW/channel），适合长时间低功耗运行

同时也支持 8 通道同步采样，便于工控系统批量监测；适合用于例如 PLC、工业 DCS 中对多通道模拟输入模块的实现。

2. 振动 / 模态分析 (Vibration / Modal Analysis)

这种应用往往处理的是 高频信号或瞬态冲击响应，因此对采样率、带宽、同步性要求极高，不能出现通道时间漂移或采样时序误差。

LHA5278 优势：

在 Ultra-Speed 模式下可达 256kSPS 采样率，带宽最高可达 110.8 kHz，完全可覆盖机械结构响应带宽

通道为 真正同时采样结构，可实现亚微秒级通道间匹配（<500 ps）

具备 –120 dB 的通道间串扰抑制，避免结构共振信号在不同通道之间串音

采用 线性相位 FIR 滤波器，保证相位一致性，适用于模态频率/模态振型分析；因此非常适合进行机械振动分析、结构冲击响应测试等。

3. 多通道数据采集 (Multi-Channel Data Acquisition)

此类系统往往希望接入 多个传感器通道，并将采集结果发送至 MCU、FPGA 或上位机进行分析。

关键关注点在于：通道数要足够；数据接口要支持扩展和同步；而且成本与系统简化。

LHA5278 优势：

提供 8 通道同步采样，是目前中高速 ADC 中少有的集成度高方案

支持 SPI 和 Frame-Sync 接口，可灵活匹配不同系统总线

内建 TDM 模式输出：将 8 通道数据串行打包从一个 DOUT 输出，简化布线

可使用 DIN/DOUT 级联多个芯片（Daisy Chain），轻松扩展到 16、24 或更多通道

所有配置通过引脚完成，无需 MCU 配置寄存器，系统集成更容易；适合构建通用的 DAQ 系统、FPGA 接口采集卡、USB 高速采集模块等。

4. 声学 / 动态应变 (Acoustics / Dynamic Strain Gauges)

对 ADC 的动态范围和带内线性度要求很高，尤其是声音信号或动态微小电压的测量，关注：

极低噪声；高 SNR；低 THD；带内平坦的频响和零相位误差

LHA5278 优势：

在 High-Resolution 模式下，可实现 SNR 高达 114 dB（VREF=4.096V）

THD 典型值 –115 dB

噪声低至 5.5 μVrms，非常适合微小动态电压采集

使用 线性相位 FIR 滤波器，群延迟固定，避免声音信号失真

通道同步性强，适合多麦克风阵列或多点应变分析；适合于声场测量、麦克风阵列（波束形成）、动态桥式传感器、声发射监测等高保真应用。

5. 压力传感器 (Pressure Sensors)

压力传感器常输出微弱电压，尤其在静态/缓变环境中对精度和稳定性要求极高。

关注点包括：高直流精度；低温漂；高分辨率（特别是微小压力变化时）；低功耗适合便携测量或无线节点。

LHA5278 优势：

提供 真正的 24-bit 分辨率，能够捕捉极微小压差变化

INL 优于 2 ppm，有效避免系统测量线性误差

温度漂移极低，适合恶劣环境下的长期部署

支持 单端测量方式（AINP 输入，AINN 固定 2.5V）用于半差分桥式传感器连接

低功耗模式 每通道仅 12 mW，适合无线节点/电池系统；适合用于高精度压力变送器、医用压力测量仪、工业过程压力监测系统。

总结一下：

关于采样率是可以控制这两个寄存位

关于采样率是可以控制这两个寄存位

中文解读一下

用户可根据需求选择速度、分辨率、功耗的平衡点，通过 MODE[1:0] 引脚控制。

AC & DC 性能亮点

THD (Total Harmonic Distortion)：–115 dB（@1 kHz, –0.5 dBFS）

总谐波失真是指输入纯正弦波时，输出信号中包含的所有非基波分量（2~7次谐波）总能量，相对于基波能量的比例（通常以 dB 表示）。

–115 dB ： 代表谐波功率比基波低 115 dB，即仅有百万分之三的失真，非常干净。

对于高保真音频、动态应变测量、谐波分析系统，可确保信号保真度；

THD < –100 dB 是优秀等级，–115 dB 属于 高端实验室级别 ADC 水准。

INL (Integral Non-Linearity)：2 ppm FSR（±0.0002%）

INL 是测量实际转换结果与理想线性输出之间的最大偏差，衡量整体“线性”程度。

2 ppm ： 即全量程误差不超过 0.0002%，非常适合用于高精度直流测量。

在过程控制、高分辨力测量中（如压力、电流、电压表）不会因 ADC 自身偏差而产生系统性误差；与高精度 DAC 组成闭环控制系统时，INL 是稳定性与跟踪误差的瓶颈之一，LHA5278 具备优异表现。

Offset Drift：0.25 μV/°C

零点漂移表示温度每变化 1°C，ADC 的零点误差会发生多少微伏的变化。

0.25 μV/°C ：非常小的漂移，对长时间运行或工业温区（–40°C~125°C）来说，几乎无需软件温度补偿。

如在 80°C 的温差范围下，零点最大误差是 20 μV；对 2.5V 满量程的 24bit ADC（1 LSB ≈ 0.15 μV）来说，大约偏移 130 LSB 左右，极低且稳定。

Gain Drift：1 ppm/°C

增益漂移是指 ADC 每升高 1°C，输入放大倍数的相对变化。

1 ppm 每升高 1°C，输出的数值偏差不会超过 0.0001%

如果你使用外部精密电压参考源（如 REF5040），但 ADC 自身的增益随温度变化，就会拉低整体精度；对于计量级别设备、模拟量远程传输再采样等，1 ppm/°C 是顶级指标，表明 LHA5278 可用于 实验级别仪器、计量台、远程电量监测系统。

通道串扰（Crosstalk）：–120 dB（@1 kHz）

一个通道的信号对其它通道输出造成的干扰强度，常以激励信号和被干扰信号之间的 dB 比表示。

–120 dB ： 被干扰通道中的串音成分相当于激励信号的百万分之一以下。

在多通道系统（如应变桥、麦克风阵列）中，通道串扰会导致伪信号、数据耦合、或识别错误；–120 dB 是极其优秀的指标，说明内部布局、电源隔离、采样瞬间控制都非常出色。

共模抑制比（CMRR）：110 dB（@60 Hz）

CMRR 衡量 ADC 对于两输入端共同时变化信号（如电源纹波、地回流等）抑制能力。

110 dB ：对于 60 Hz 共模干扰（例如电源干扰）能够衰减 10⁵ 倍以上。

对于如压力、电桥、热电偶、电流检测等应用，模拟前端差分放大器带来较高 CMRR，而 ADC 自身若 CMRR 不足，整体抗干扰会严重下降；LHA5278 的 CMRR 在这一点上 非常适合工业环境/交流干扰场景。

滤波与同步机制

内部使用 多级线性相位 FIR 数字滤波器，那什么是线性相位 FIR 滤波器？

FIR（有限冲激响应）滤波器常用于 ΣΔ ADC 中的数字抽取与抗混叠；线性相位意味着：所有频率分量的群延迟一致，不会造成相位扭曲或波形变形。

多级 + 线性相位的好处：

采用分阶段抽取/分段滤波，提高运算效率；对于多频信号如语音、震动、应变波形，可以避免“频率成分之间不同步”现象；带内非常平坦（通带波纹 ±0.001 dB），带外高衰减（>118 dB），可以有效滤除调制噪声和带外干扰；

可支持 外部同步 SYNC 引脚 精确控制采样相位，通道之间采样时间匹配误差 < 500ps

SYNC 是 ADC 的同步复位控制引脚，用来“对齐所有内部采样计数器”，重新开始采样。

多个 ADC 同时采样时，可能因时钟上电延迟、复位时间差异导致不一致；

使用 SYNC 信号可实现：启动采样“统一基准点”；多颗 ADC 之间 同步到同一时钟沿；以便实现高精度、无相移差异的系统采样。

通道匹配误差 < 500ps：

指芯片内多个通道在同一时钟下采样，其采样时刻误差小于 0.5ns；对于采样 100kHz 的正弦波来说，这对应相位误差不到 0.02 度，可以认为是“同时采样”。

OSR 是调制器采样频率（fMOD）与最终输出速率（fDATA）的比值；ΣΔ ADC 的核心机制就是通过高 OSR + 噪声整形，在数字域降低带内噪声、提升分辨率。

OSR 越高，带内噪声越低，SNR 越好，但数据速率越低；LHA5278 内部根据模式自动切换 OSR，从而实现不同的性能与功耗平衡：

LHA5278 是全差分输入 ADC，每个通道由一对输入引脚 (AINP, AINN) 组成；ADC 实际采样的信号是：VIN=AINP−AINN。

支持 ±VREF 范围内的输入信号，即如果 VREF = 2.5V，则输入范围为 –2.5V 到 +2.5V（差分）。

差分输入有更强的共模抑制能力（与 CMRR 指标相辅），可以抑制电源纹波、地回流干扰；适用于桥式传感器、电流分流器、差分放大器输出。

虽然 ADC 只关心 AINP – AINN 的差值，但输入电路实际还是依赖两个输入端对 AGND 的绝对电压值。

比如LHA5278 要求：

推荐把共模设置为 AVDD/2 = 2.5V（如果 AVDD=5V），这样能最大化输入范围并保证输入电平安全。

内部提供了一个 VCOM 输出（= AVDD/2），可作为输入缓冲电路的偏置点；差分驱动器如 THS4521 等常见差分放大器，其 VOCM 管脚就可以接这个 VCOM 输出。

VCOM

VCOM

LHA5278 的内部输入阻抗为 频率相关的有效阻抗；数据手册中给出的阻抗，是等效于频率内的平均阻抗值。

高阻抗代表对驱动器负载较小，减少对前级缓冲的驱动要求；但仍需使用合适的缓冲器（如全差分运放）来驱动采样电容；在低功耗模式下，采样频率降低，充放电频率降低，等效输入阻抗升高至 36 kΩ，有利于减小功耗与负载电流。

这部分内容重点在于 LHA5278 的数字接口和数据输出模式，它是该 ADC 非常灵活、系统级友好的一个亮点。下面我们逐条详细解析其机制、区别与应用价值：

支持两种接口：

我就说这个Frame-Sync 模式（FSYNC + SCLK + DOUT）

FSYNC：帧同步信号，起到“帧起始标志”作用，类似音频总线中的 LRCLK；

SCLK：同样用于驱动数据；

DOUT：输出数据。

需要主机持续提供时钟和帧信号；类似 I²S/TDM 总线，便于与 FPGA 音频/同步采集系统对接；支持稳定的帧结构，适合流式传输。

两种数据格式：

TDM（时分复用）：所有通道的数据串行输出，依次从同一个 DOUT1 引脚发送；数据帧中包含通道 1~8 的完整采样结果。

两种模式：

1. Fixed-position： 即使某通道被关闭，数据帧中仍保留其位置（输出固定为0）；易于接收端解析，数据格式恒定。
2. Dynamic-position： 被关闭的通道位置会被后续通道“顶替”，保持数据紧凑；优化数据帧长度，但需要接收端动态解析结构。

这样做可以降低引脚数量，仅需一个 DOUT；易于多 ADC 级联，通过 DIN/DOUT 形成长链；可多个芯片“串行挂载”。

但是需要较高的 SCLK 频率（特别是多级串联时），否则数据帧输出不完整。

Discrete 模式

每个通道有独立 DOUT 引脚（DOUT1~DOUT8）；所有通道数据并行输出，一起工作；

并行输出，数据延迟最小、SCLK 压力小；不需要数据帧解包，结构简单；可在低速系统中使用，比如每通道接一个 IO。

就是占用引脚较多；不太适合大规模通道系统或布线困难系统。

Daisy Chain（串联输出）

将一个 ADC 的 DOUT1 接到下一个 ADC 的 DIN；支持多个 LHA5274/78 以“链式结构”输出数据；串行数据自动拼接形成长帧。可以降低 IO 数量，一个 SPI 接口即可读取多个 ADC；适合“集中控制”的结构，如 MCU + 多个前端 ADC；LHA5278 内部自动处理帧对齐，不需要 MCU 管理传输协议。但是帧长度越长，对 SCLK 频率要求越高。

我个人是比较喜欢这个ADC的，感觉就是TI或者ADI的样子，包括用起来的样子，我反正觉得片子非常的高级，现在就去找大哥要个评估板去！