台积电：300mm晶圆级工艺的宽带光引擎（BOE）耦合技术解析

      本文来自ECTC 2025台积电的论文，原文标题为Broadband Optical Engine System Integration by Wafer Level Process in HPC/AI Era。该论文披露了台积电在宽带光引擎BOE光耦合上的一些技术细节，去年IEDM会议有过一些初步的介绍。IEDM 2024：台积电的硅光(高性能工艺平台、CPO、光计算) 进展(二)

      相比于台积电在同一个会议报道的另外一个光耦合方案(台积电先进硅光引擎COUPE最新进展！！！)，该方案将光栅耦合器换成了宽带的端面耦合器＋光束偏转器，面向未来更高密度的波分复用光引擎，不过随之带来的也是更复杂的耦合工艺和控制。

一、BOE的核心架构与组成

图片

      BOE是硅光子学领域的新型宽带光引擎，专为2.5D CoWoS®的共封装光学（CPO）设计，核心由三部分系统集成而成：

- iFAU（集成光纤阵列单元）：包含光纤阵列（实验中为单排40根光纤，间距127μm），负责光信号的输入。

- COI（互补光学互连）：作为BOE的关键使能器件，包含对应的超低插损氮化硅端面耦合器和光束转向器、微透镜等光学结构，可将iFAU光纤的光信号低损耗地导向光子芯片的光波导（WG）。

- COUPE（紧凑型通用光子引擎）：包含光学结构、先进耦合器和多层氮化硅（SiN）波导，实现光信号的方向转换与传输。

      其光路径分为五个关键接口（图2），依次为：

图片

1. iFAU光纤 → COI的SiN波导；

2. COI的SiN波导 → COI的先进耦合器（光束从水平转向垂直向下）；

3. COI的光学结构 → COUPE的光学结构；

4. COUPE的光学结构 → COUPE的先进耦合器（光束从垂直转向水平SiN波导）；

5. COUPE的SiN波导 → 硅光器件（通过倏逝层间耦合）。

图片

二、关键性能与测试数据

1. 带宽特性：BOE支持O波段1260nm-1360nm的100nm波长带宽（远超传统光栅耦合器的20-30nm），可结合波分复用（WDM）技术实现高带宽光链路。

2. 各接口光学损耗（实测数据）：

① Part-1（iFAU→COI的SiN波导）：在先前的研究中，单根光纤至COI单根波导的损耗在1260nm至1360nm波长范围内测得<0.1dB。

      本研究中，采用300mm硅工艺自主制备了40根光纤的iFAU，通过有源对准与COI的40根波导实现边缘耦合。如图4所示，平均回环耦合损耗约为1.28dB，标准差为0.18dB。iFAU 40根光纤阵列的纤间工艺差异是耦合损耗的主要影响因素。随着单排FAU集成的光纤数量增加，纤间均匀性的工艺控制将更具挑战性。未来将研究双排共80根光纤的iFAU的耦合损耗。40根光纤阵列的平均回环耦合损耗约1.28dB，标准差0.18dB，主要受光纤间工艺均匀性影响。

图片

- Part-2（COI的SiN波导→先进耦合器，实现光束水平转垂直）：平均损耗0.09dB，最小0.05dB，在100nm带宽内性能稳定。

图片

- Part-3（COI的先进耦合器→COUPE的先进耦合器）：该部分是COI与COUPE两个芯片表面各自加工的微透镜实现的双透镜准直光耦合，3个测试样本损耗分别为1.66dB、1.39dB、1.30dB，与耦合器表面状况、微透镜表面质量及对准精度强相关（机器学习分析显示收端表面状况权重最高），目标预计可以优化到0.8dB。

图片

- Part-4（COUPE的先进耦合器→SiN波导）：理想状态（无工艺偏差）下损耗可达0.3dB，实际受关键尺寸（CD，权重56%）、间隙（Gap，27%）、表面状况等影响，平均插损在1.5dB左右。

图片

- Part-5（SiN波导→光子芯片）：SiN→SiN波导过渡损耗0.009dB，SiN→Si波导过渡损耗0.013dB，关键影响因素为波导尖端CD、厚度及波导间间隙。

图片

3. 工艺控制的重要性：实测数据与建模数据的差异表明，光学元件的关键尺寸（宽度、高度、轮廓）、表面状态及对准精度的工艺控制对性能至关重要，需通过晶圆级工艺监控确保一致性。

三、技术优势

- 垂直耦合特性：对芯片翘曲的容忍度高，解决了边缘耦合（EC）对翘曲敏感的问题。

- 可制造性：采用300mm晶圆级工艺及实时监控，支持大规模量产，且易于集成额外光学/光子功能以提升能效。

- 带宽扩展性：通过多排光纤（计划研究80根光纤的双排iFAU）和多波长复用，可进一步提升带宽密度。

四、核心技术创新

- 互补光学互连（COI）：通过先进耦合器与光学结构的配对设计，实现光信号的高效转向（水平→垂直或反之），且损耗极低。

- 集成光纤阵列单元（iFAU）：通过晶圆级工艺制造，支持高密度光纤集成（当前单排40根，未来计划双排80根），提升光纤计数。

- 晶圆级工艺控制：通过关键尺寸（CD）、表面状况、对准精度等参数的严格管控，确保各接口损耗可控，为规模化量产奠定基础。

(从这篇工作来看，台积电的这套耦合方案目前还有待优化，端到端的插损其实已经达到了4dB以上(理论理想插损＜1.5dB)，其中主要的插损来源于多通道光纤耦合(单通道0.1dB，40通道1.28dB)、光束偏转器(理想0.3dB，实测约1.5dB)。多个耦合界面叠加之后的工艺控制要求就更高了。多通道iFAU尽管之前提到光纤的位置精度都在1μm以内，耦合器的1dB耦合容差＞2um，但多通道下的数据看起来可能在翘曲或者其他方面还需要改善。在光束偏转器的实现上可以看到，氮化硅无源的COI芯片上损耗仅为0.1dB，而在硅光有源电光芯片上的插损就达到了1.5dB，显示了不同层叠结构和工艺限制对于光束偏转器的性能影响还是挺大的。)