VHDL，在"downto“中使用算术和变量？
提问于 2010-05-08 02:58:09
快速的VHDL问题，我现在不能访问Xilinx，因为笔记本电脑坏了，所以不能测试这个。
我想知道是否可以在“downto”语句中使用变量和算术，例如：
proc: process (x)
begin
y <= z(x downto 0) & z(7 downto x);
end process;谢谢。
回答 2
Stack Overflow用户
回答已采纳
发布于 2010-05-08 10:54:52
是的，作为参考，请查看this page。数组允许整数表达式作为范围终结点的定义。
Stack Overflow用户
发布于 2010-07-09 07:31:04
我的猜测是，它将合成一个庞大而丑陋的多路复用器，而不是一个简单的移位寄存器，这看起来就像你试图创建的那样。
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/2792784
复制相关文章
腾讯云开发者
