PHY（Physical Layer，PHY）通俗理
从硬件上来说，一般PHY芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。
物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之为PHY。
下图为RTL8211的原理框图，详细的数据手册链接如下：
http://download3.dvd-driver.cz/realtek/datasheets/pdf/rtl8211e(g)-vb(vl)-cg_datasheet_1.6.pdf
图8‑7 RTL8211原理框图
下图是Ti的DP83865原理框图，详细的数据手册链接如下：
http://www.ti.com/product/DP83865/technicaldocuments
图8‑8 DP83865原理框图
下图为88X3140/3120的原理框图，详细的数据手册链接如下：
https://www.marvell.com/products/transceivers/alaska-x-gbe.html
图8‑9 88X3140/3120原理框图
通过几个PHY片的原理框图可以总结出下面的简化PHY片的原理框图。
图8‑10 PHY简化的原理框图
从上图可知，PHY它包含了多个功能模块，功能模块的多少会因需要的不同而有所增减，比如：
只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC；
40GBase-R的PCS需要2个PMA、100GBase-R的PCS需要3个PMA；
只有≥1Gbps以上的背板应用场景才会用到AN。
接下来详细介绍上图中各个功能模块：
表8‑3各个功能模块的作用
名称 | 作用 | |
|---|---|---|
PLS | Physical Sublayer Signaling | 对MAC给的信息进行传递，只在1Mb/s、10Mb/s的应用场景才出现； |
PCS | Physical Coding Sublayer | 对MAC给的信息进行编码，应用于≥100 Mb/s的应用场景，比如完成8B/10B、64B/66B、256B/257B编码； |
FEC | Forward Error Correction | 前向纠错，与10GBase-R、40GBase-R的PCS 搭配； |
RS-FEC | Reed-Solomon Forward Error Correction | Reed-Solomon前向纠错，比单纯的FEC纠错能力更强，与100GBase-R的PCS 搭配，采用256B/257B编码； |
PMA | Physical Medium Attachment | 物理介质连接子层。执行并串/串并转换 |
PMD | Physical Medium Dependent | 物理介质相关子层。信号转换到特定介质上或反向转换 |
AN | Auto-Negotiation Function | 自动协商，使背板两侧的Device能够互换信息以发挥出彼此最大的优势； |
图中还有连接各个模块间的接口比较特殊，这里面在单独列出来，如下表所示：
表8‑4各个模块间的接口
名称 | 备注 | |
|---|---|---|
PLS与PMA间的接口 | AUI | Attachment Unit Interface |
PCS与FEC间的接口 | XSBI | 10-Gigabit Sixteen Bit Interface |
PMA与PMA间的接口-可以是chip to chip，也可以是chip to module | XLAUI | 40 Gigabit Attachment Unit Interface，4条lane，每条lane的数率是10.3125Gbps； |
CAUI | 100 Gigabit Attachment Unit Interface，10条lane，每条lane的数率是10.31250Gbps； | |
PMA与PMD间的接口 | nPPI1 | Parallel Physcial Interface |
1：nPPI特定出现在PMD所接的媒介是光纤的情况下，比如40GBase-SR4、100GBase-SR10、40GBase-LR4协议。也就是说这种情况下的PMD是光模块，nPPI就必然是一种chip to module间的接口，这也是IEEE802.3标准与OIF_CEI标准兼容的地方之一。
腾讯云开发者
