长电科技总经理 郑芳：向国内企业发出三大合作方向

昨日，在第十四届中国集成电路封测产业链创新发展高峰论坛上，长电科技总经理郑芳分享了以《高阶封装市场发展机遇及挑战》为题的主题演讲。

郑芳首先介绍了晶圆级高阶封装市场发展趋势。在超越摩尔的时代，集成电路向着更先进的工艺节点、更高端的应用发展，集成电路芯片的开发难度逐步增加，成本效应增加，高端工艺节点的Fab玩家也逐渐减少。半导体封装技术成为超越摩尔的一个解决方向，继续受市场及应用驱动，持续向高性能、高密度、低成本的方向发展。晶圆级高阶封装技术UHD-FO、fine pitch RDL等为异质系统集成的实现提供了解决方案。

晶圆级芯片尺寸封装（WLCSP）、倒装（File Chip）、扇出型封装（FOWLP）、2.5D/3D封装逐渐成为先进封装最璀璨的部分，实现了对摩尔定律的超越。从2021年-2026年，2.5D封装的市场复合增长率达到17.1%、倒装的复合增长率达到9.6%、WLCSP的复合增长率达到9.4%。

目前来看，全球消费类市场发展较为缓慢，由于疫情的影响带来的增长只影响到了2020年，而汽车和工业领域持续增长，因此产品结构正在从消费类向非消费类进行转变。

长电科技在快速增长的封装技术领域有持续的投入和布局。先进封装的覆盖面非常广泛，从低端到高端设备均有分布，因此无论是基础的手机、基站或者是HPC均有长电科技产品的布局。

郑芳还介绍了长电科技先进封装的技术平台XDFOI。XDFOI是长电科技面向Chiplet异构集成的发展趋势推出的综合技术平台，该平台涵盖了2D、2.5D和3D等多种先进集成方案。2D Chiplet包含了Chip-First、Chip-Last，主要应用于汽车与移动、通信设备；2.5D Chiplet包含Chip-Last，主要应用于计算与汽车；3D Chiplet则包含Chip-on-Chip，主要应用于医疗及传感器应用。XDFOI高端应用主要适用于对集成度和算力较高的xPU/FPGA、AI和网络通信类芯片等产品。

郑芳展示了2.5D XDFOI工艺的全流程，并且提到了其中很多细节。第一，在工艺流程中，芯片级倒装后没有高温固化工艺（

在2.5D XDFOI技术方面，具有微凸块、极高密度布线、芯片倒装、晶圆级塑封、解键合等核心技术，最细线宽线距可达1.5微米，布线层数5层以上。

最后，郑芳提到了高端应用封装技术面临的三个挑战，并且表示这也是长电科技希望和国内产业进一步合作的三个方向。实际上，根据长电科技XDFOI平台的发展路线图，可以看到封装内部的线宽线距在往更细的方向发展，封装体尺寸是在往更大更薄的方向发展。因此，国产装备和国产材料在高端产品应用方面，即迎来了机遇，也带来了诸多挑战。

第一个是细线宽距方面。随着封装内部宽线距往更细的方向发展，给国产光刻设备提出了更高的要求；高端应用的封装尺寸普遍大于1 reticle size，需要引入更大尺寸reticle size的光刻设备。针对2微米提下线宽线距布线检测的国产AOI检测设备仍有很大的发展空间。

第二个是Via填充能力方面。封装内部布线层数达到5层以上，通孔堆叠的平整度和均匀行对电镀机台和电镀药液都提出了更高的要求。多层布线时，对于小尺寸Via的填充和填平的能力有了更深的要求。对深宽比>10:1的TSV孔超高pillar的填充能力和速度提出更高的要求。

第三个是材料方面。电镀药水需要符合针对小尺寸的Via开口和高深宽比TSV填充的应用；PI介质层需要符合针对低固化温度、低介电损耗、高分辨率的产品应用；底填材料需要符合大尺寸芯片底部填充能力。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。