Microchip：可编程SSD主控架构

按：本文为SSD先进主控厂商系统设计PR内容，从中可以一窥国外主控设计理念。

现代固态硬盘（SSD）的需求和挑战

Microchip SSD主控灵活可编程架构全景。

稍加拆解下图中的模块，可以分为3个组成部分，分别是：

1. 1. 连接外部通信的PCIe子系统，是数据传入传出的外部通道；
2. 2. 可编程的处理器中台，内含多种可灵活组织的模块适用于不同数据场景；
3. 3. 连接后端存储单元的闪存子系统。

闪存子系统中的LDPC（Low-Density Parity-Check） 是一种用于纠错的编码技术。LDPC码是一种线性分组码，具有低密度的校验矩阵，可以有效地检测和纠正数据传输或存储过程中的错误。在闪存存储设备中，LDPC技术被用来提高数据的可靠性和耐久性，减少由于闪存单元老化或损坏导致的数据丢失或错误。

高性能系统设计

图中左侧架构突出：在追求高性能存储系统时，要额外重视两个要素，

• • 内部互联网络的设计和实现；
• • 数据处理单元（DPU）

右侧要点：

1. 1. 为提高性能，可以通过数据处理加速器引擎改进可选的NVMe®流和关键值特性
2. 2. 架构针对最常用的IO大小进行了优化，如4K、512+保护字节等
3. 3. 缓存一致性互连网络
4. 4. 子系统间的并行操作
5. 5. 更高数量的队列对以实现扩展
6. 6. 优化的片上缓冲区和控制器内存缓冲区
7. 7. 可配置选项，以达到所需的IOPS/Watt或GBPS/Watt

图主要表达了一个高性能存储系统的架构设计和性能优化策略。图片分为两部分：左侧展示了系统的整体架构，右侧列举了具体的性能优化特性。

大容量系统设计

大容量SSD是整个闪存行业的发展趋势，于此要重点关注：

• • 主控内存子系统设计；
• • 闪存子系统。

右侧要点：

1. 1. 闪存和DDR设备经历了大量演变，以提供更高的密度和更快的性能，满足行业需求。
2. 2. 闪存设备在层数方面有所发展，如SLC、MLC、TLC和QLC，并采用了更新的技术，如3D。
3. 3. 这种限制强烈要求提供一种灵活且更易于适应的方式，以便轻松迁移到新一代NAND设备。
4. 4. 这种灵活性可以通过限制硬件控制并启用灵活的编程架构来实现。
5. 5. 灵活的编程架构意味着所有NAND命令都由固件或称为微代码的小型固件控制。

监控和维护

右侧要点：

MLE和AI引擎可以在闪存控制器上用于监控和维护

MLE算法有潜力降低闪存读取的误码率（BER）

• • 顶级企业级SSD控制器已经包含MLE
• • MLE的总节点数、深度、功率优化预计在未来迭代中会增长
• • MLE可以实现数量级的BER降低
• • Flashtec® PCIe® Gen5控制器具有内置的应用无关MLE引擎

信用引擎可用于管理PCIe通道的仲裁，以优化读写性能并监控最低性能要求。

基于ML引擎的灵活设计，通过在固件上实现ML单元，丰富SSD硬件功能。

调测功能可通过外围设备实现。

右侧要点：

闪存控制器可以设计成以下方式：

• • 闪存、PCIe® 或 DDR（即初始化、裕量数据）诊断可以在现场收集
• • 安全位可以用于锁定调试接口
• • 主要接口的寄存器状态位
• • 调试（软件工具）以简化流程

互操作性设计，借助前后端的接口模块

右侧要点:

• • 可以架构灵活的硬件组件
• • PCIe® 模拟前端(serdes HW)由固件控制以允许"调谐"
• • 轻量级微控制器用于创建自定义命令，以允许NAND协议变更的灵活性

基于DPU模块实现安全策略

右侧要点

灵活的架构可以提供：

• • 单芯片硬件信任根
• • FIPS 140-3 二级合规性
• • 提供一次性可编程位字段，以在制造后锁定接口
• • 在控制器上安装一个用于加密操作的引擎，以加快安全处理速度

总结

1. 1. 现代SSD的要求和挑战，包括性能、容量、SMART监控和维护等方面的需求，以及NAND、DDR等技术的发展对SSD的影响。
2. 2. 强调监控和维护的重要性，提出了机器学习引擎（MLE）和信用引擎（CE）等算法来提高闪存读取的BER率，并探讨了如何利用闪存控制器进行调试。
3. 3. 如何解决兼容性问题，提出采用灵活硬件组件和控制闪存协议的方法。
4. 4. 安全性的必要性，提出了单芯片硬件根信任、FIPS 140-3级别2合规性和加密操作等解决方案