Alphawave Semi的CPO报告（二）：CPO的应用

搬运一个Alphawave Semi公司首席技术官Tony Chan Carusone在2023年的关于CPO的报告，这家公司本身是做高速Serdes和Chiplet的，这个报告也类似于Tutorial的性质，不过介绍得蛮清楚的，把CPO的发展和演进及未来挑战都做了客观的呈现。以下是直接将演讲者的发言原文直接翻译，分成四个部分，分别介绍背景，CPO的应用场景、机遇与挑战以及光/电/封装的协同优化。以下为第二部分的翻译。

共封装光学器件的一个主要应用场景是在ASIC与光学器件的接口方面。比如说有一个很大的专用集成电路，它承担着大量的工作，可能是网络芯片、图形处理器、人工智能加速器，或者就是一个通用处理器等等，总之这是一个进行大量数据运算的大型数字芯片，因此它需要巨大的输入输出总带宽，而且这个带宽需求还在不断增长。实际上，如果我们开始讨论要给这个芯片每秒输入输出 100 Tbps、200 Tbps的数据，那能给这个专用集成电路提供的连线数量是有限的，在这方面取得的进展非常有限，我们不能依赖这种方式。而且数据速率在不断提高，每条通道每秒达到 100 Gbps、200 Gbps，在这么高的数据速率下，仅仅是让数据穿过封装，再沿着封装厚度向下传输到电路板上，都变得很麻烦了。所以想法就是把这些微型光电转换器、光学引擎直接集成到封装顶部，以此减少一些损耗，这就是共封装光学器件的大致情况，但实现它有很多不同的方式，有很多种排列组合。

有一种乍一看很不错且备受关注的方式，有人说，好吧，我们把所有的收发器电路都放到专用集成电路上，然后假定用硅光子学技术在这些单独的小芯片上进行光电转换，再把它们一起封装。但问题是，这给专用集成电路带来了沉重负担，因为它是一个进行大量数据运算的芯片，需要用非常先进的nm级 CMOS 技术来实现，而现在却要求这个芯片还要容纳一堆带宽高达数十GHz的放大器，可这些技术原本不是用来做这个的，这就要求它做很多额外的工作，然后又回到我之前提到的情况了，就是要把芯片的一半资源都花在处理输入输出上，所以采用这种方式的系统并不多。

相反，我们可以再次利用Chiplet，让ASIC专注于它擅长的计算、存储等工作，把射频电路转移到这些黑色条状的小芯片上，它们就像是专用集成电路和硅光子学之间通过光电转换进行连接的纽带。这再次体现了小芯片设计范式的优势，这样做不仅能为专用集成电路腾出空间用于更多的存储和计算，还能针对这些放大器使用专门的工艺，比如低制程的 CMOS 工艺或者其他更适合放大器的工艺。

另一种做法是更进一步，就是把其他一些收发器电路也放到这里，我要尽量保留中间的专用集成电路，这只是我画的一个示意图，但想象一下中间的专用集成电路仍然很大，只是不太成比例了，尽量把这个芯片留给存储和计算功能，把所有与在封装内外传输数据相关的部分都放到这些小芯片上，这是另一种重要的做法。整个基于DSP的收发器都放在这些小芯片上，这里仍然需要某种芯片间接口，比如可以依靠新的 UCie 标准或者类似的标准来将数据传输到小芯片上，然后在小芯片上具备所有用于确保稳健光链路所需的均衡、数据转换器以及其他功能，还有放大器也放在这里。这样做会产生一些Tradeoff，因为现在这个芯片变得更复杂了，上面既有模拟部分又有数字部分，但好处是它能为主专用集成电路腾出尽可能多的面积用于数字计算和存储。

最后一种情况，就是利用硅光子的光电集成例如GF的 45 nm CMOS 加硅光子学技术就是一个例子。这为系统优化提供了另一个调节手段，把一些电路放到这个硅光子学芯片上，比如有一堆用于调节光学器件并确保其在不同温度等条件下都能稳定运行的控制电路，也许其中一部分可以集成到这个硅光子学芯片上。所以大家可以看到有各种各样的权衡取舍，我认为这很好地展示了小芯片设计范式以及它所带来的创新自由度，最优解决方案很可能取决于最终应用场景，我只是试着强调了其中的一些权衡因素，不过我要说，目前大多数正在研究以及重点研发的实际系统都属于上述的 B 和 C 类情况。

我想说，共封装光学器件最简单的解决方案基本上就是把人们目前在电路板边缘进行光电转换的功能拿过来，只是把它小型化，也许硅光子学技术或者Chiplet共封装设计范式能帮你做到这一点，就是把它缩小然后塞进封装里。但问题是，这样做除了让东西变小之外，并没有真正起到别的作用，如果你真的只是把面板上同样的功能、同样的数字信号处理模块原封不动地塞进封装里，实际上并没有节省功耗，反而把功耗集中到了更小的体积内，可能会让过热问题变得更严重，所以这种方法现在很大程度上已经被摒弃了，人们更倾向于另外几种我已经提到过的方法，我想在这里再详细介绍一下它们。

一种是所谓的直接驱动共封装光学器件。这里有一个Chiplet组合，比如说这里是主专用集成电路，其意图是让这个大的专用集成电路承载所有用于处理发送和接收功能的电路，除了最后那一层与光电直接接口的放大器之外，所以这被称为直接驱动，因为除了这些放大器之外，主专用集成电路或多或少是直接驱动光学器件的，这些只是很简单的模拟电路。这在很大程度上依赖于集成在专用集成电路上的电路，但好处是它允许灵活的封装选择，这很重要，想象一下，现在你把所有需要的东西都放在那个专用集成电路里了，你就又可以利用小芯片设计范式了，你可以想，也许我可以在这个应用里换不同的光学器件，同样的专用集成电路都能与之配合，也许在某个应用里我只需要短距离传输，用电链路就能搞定，那我就不用花钱买这些额外的光电元件和小芯片了，这样能让专用集成电路更灵活，使其能够应对更多不同的情况，但这里也有个挑战，就是需要更多的电路，而且这会限制数据进出芯片的密度，因为在专用集成电路上有相对较大且复杂的收发器。

另一种是被称为数字驱动共封装光学器件的方式。它指的是利用一种非常密集、低功耗、引脚数少的芯片间接口，通常是并行的更多连线，并且以较低的数据速率运行，这样就能使用更简单、功耗更低的电路，能够在两个芯片之间传输更大的总带宽，同时在主专用集成电路上占用更少的面积，所以能为主芯片腾出更多面积用于计算和存储，也能减少其功耗占用。这样在专用集成电路上看起来更优化，但有了这种芯片间收发器，传输距离也就只有一两毫米左右，所以这更像是一种定制化的解决方案，需要将其与另一侧有匹配芯片间接口的小芯片相结合，然后原本集成在专用集成电路上的基于DSP的收发器就被转移到这个小芯片上了。所以这是另一种范式，在专用集成电路上功耗低、面积小，而且能实现进出专用集成电路芯片的高带宽密度，但它也带来了其他一些挑战。所以到底哪种方式更好，还是要取决于具体应用场景。

那么我们现在看到共封装光学器件在哪些地方得到实际应用了呢？目前用量最大的一些应用其实还不是在这些大型芯片里，而是在可插拔模块内部。这些模块位于插卡边缘，在那里进行光电转换，我们已经看到本质上就是共封装光学器件被用于将这些模块内部的部件小型化了。英特尔在2023年有一篇论文，提供了一些关于他们称之为集成光子引擎的详细信息，本质上这就是一种电子芯片和硅光子芯片以及可能其他一些部件的共封装组合，它能实现非常小的外形尺寸，从而可以塞进可插拔模块里。它被用于 800 G模块就是出于这个目的，在相干光数据传输中也有应用，在那里它同样是出于不同的动机被使用，不是我之前讲的针对那些需要高总流量的大型芯片的情况，只是它的灵活性便于协同设计和优化，对应用有好处。这是好事，因为这总体上促进了共封装光学器件的发展，催生了所需的封装技术，让行业去摸索如何在这些封装内部进行光纤连接。但我真正想说的是，它未来的发展方向主要还是在这些大型芯片里，这也是在研究领域引起很多关注、引发很多讨论的地方。

一种大型专用集成电路就是网络专用集成电路，比如Broadcom制造的交换机就引起了很多关注，当他们宣布推出共封装光交换机时就备受瞩目，基本上他们是把光电转换布置在封装的周边，中间是主芯片，然后有数百根光纤从这个东西里伸出来，他们把用于实现这个功能的技术叫做硅光子小芯片封装（或者简称 SKIP，挺酷的名字）。英特尔甚至更早的时候就宣布展示了一个带有光输入输出的类似交换机，就在几周前，思科（Cisco）在光纤通信会议（OFC）上展示了他们称之为 Silicon One的类似产品，这就是我一直在讲的典型应用案例，中间是大型专用集成电路，大家很想尽可能多地在主芯片上塞入存储和处理功能，但它又需要超高的输入输出总带宽。

然后还有一个更新兴且有意思的机会，就是在高性能计算、人工智能、机器学习计算领域。大家知道，由于分布式计算模型等因素的推动，这里对互联的要求也在不断提高，需要低延迟和高带宽的连接。大家可以看看这里，这是Nvidia几周前刚发表的一篇论文里提到的内容，突出展示了一些趋势，他们区分了以太网交换机、GPU以及一些专用交换机，大家可以看到所有这些设备都有总带宽不断增加的趋势，有意思的是，大家能看到GPU在这方面正逐渐赶上其他应用，这是大家预见、期待并讨论了很久的一个趋势，在某个时候，这些类型的应用在带宽需求方面可能会超过传统的网络应用，它们可能会开始推动这个领域的研发，而且实际上可能会因为它们自身独特的需求而朝着不同的方向推动发展，毕竟在这些应用里，传输距离不像在交换机应用中那么重要，在交换机应用里可能需要在大型数据中心里跨越数百米甚至几公里进行传输，而在高性能计算、人工智能、机器学习应用中，所需的传输距离可能短得多，只有几十米，低延迟就变得极其重要了，因为这又是基于分布式模型从存储和内存获取数据的情况，这些就是部分应用场景的大致情况，接下来我想讲讲共封装光学器件面临的机遇和挑战。