首页
学习
活动
专区
圈层
工具
发布
36 篇文章
1
形式验证与formality基本流程
2
安全地启动sequence
3
【UVM COOKBOOK】Testbench Architecture【二】
4
【UVM COOKBOOK】Testbench Architecture【一】
5
svlib文档翻译(第一至四章)
6
svlib文档翻译(第五章)
7
浅谈便携式激励(PSS)和UVM
8
便携式激励vs形式化vsUVM验证方法在IP块的整个生命周期中的比较分析
9
通过字符串访问generate模块内部的变量
10
Verilog:笔试面试常考易错点整理
11
【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化
12
如何快速生成Verilog代码文件列表?(内附开源C代码)
13
IC工程师的通用技能:文本处理
14
NCVerilog+SimVision+Vivado仿真环境搭建
15
串扰
16
论STA | 数字电路中的串扰
17
STA | 串扰,理论分析
18
低功耗 | UPF + CLP
19
combinational clock gating Vs sequential clock gating
20
Clock Domain Crossing, 跨时钟域检查
21
低功耗 | Glitch Power 分析
22
P&R | 如何在实现全流程中考虑IR-Drop
23
点论 | 组合逻辑环 Combinational loop 知多少
24
UVM的一个简单验证demo
25
systemverilog之Automatic
26
【手把手系列】:芯片设计中的Makefile简明教程
27
“ 一网打尽 ” 二进制、格雷码、独热码编码方式
28
分而治之(Hierarchical Sequences),处理复杂事物的绝对准则
29
断言(assertion),把黑盒变成白盒
30
针对assertion based验证的一些“建议”和“不建议”
31
python脚本练习(5):读写文件步骤
32
python脚本练习(4):正则表达式实例
33
python脚本练习(3):正则表达式实例
34
python脚本练习(2):使用正则表达式的三部曲
35
python脚本练习(1):表格打印
36
VCS门级仿真系列文章之sdf文件和$sdf_annotate

安全地启动sequence

uvm从1.1d到1.2再到IEEE1800.2,有了很多变化。尤其是从1.1d到1.2,在objection的使用上有了一些关键性变化。

在uvm进入到1.2后,starting_phase不在推荐使用。更为重要的是,不仅仅是不再推荐,而且如果以default sequence的方式启动以后,default sequence被启动以后,starting_phase依然会是null,如果沿用以前的代码,整个平台就起不来了

代码语言:javascript
复制
task body()
    if(starting_phase != null)
        starting_phase.raise_objection(this)
    //do something
    if(starting_phase != null)
        starting_phase.drop_objection(this)
endtask

尽管starting_phase不推荐使用,但是这个类并没有被uvm删除,如果想要继续使用,那么需要在使用之前进行如下赋值。

代码语言:javascript
复制
starting_phase=get_starting_phase()

get_starting_phase的原型如下

如果不想这么麻烦,也可以使用1.2的新方法,uvm_sequence_base::set_automatic_phase_objection

下面是一个例子

代码语言:javascript
复制
function my_sequence::new(string name="unnamed");
  super.new(name);
  set_automatic_phase_objection(1);
endfunction : new

在时间上,他的整个运行过程如下

代码语言:javascript
复制
start() is executed
  --! Objection is raised !--
  pre_start() is executed
  pre_body() is optionally executed
  body() is executed
  post_body() is optionally executed
  post_start() is executed
  --! Objection is dropped !--
start() unblocks

当然,也不一定要在new函数中set,也可以在new以后,再额外set

代码语言:javascript
复制
my_legacy_seq_type seq = new("seq");
seq.set_automatic_phase_objection(1);
seq.start(my_sequencer);

但是个人不推荐使用,因为如果环境在1.1d和1.2之间切换,会产生意想不到的问题,在1.1d中并没有这种方法。

所以按照个人理解,最稳妥的方法就是直接使用start启动sequence,并且在start前后控制objection,像下面这样

代码语言:javascript
复制
task main_phase(uvm_phase phase)
    my_seq_type seq = new("seq");
    phase.raise_objection(this)
    seq.start(my_sequencer);
    phase.drop_objection(this)
endtask

这样在uvm1.1d和1.2中都能够安全的启动并且控制objection

下一篇
举报
领券