博士生一作！北京大学「国家杰青」团队， Nature Materials！

研究背景

随着半导体技术的不断发展，硅基金属氧化物半导体场效应晶体管（FET）已成为现代集成电路（IC）发展的主流，从过去几十年一直延续到未来的昂斯特朗时代。然而，硅基FET已经接近其性能和能效的极限，尤其是在继续缩小特征尺寸的过程中面临诸多挑战。尽管最新的硅基门控全方位（GAA）纳米片FET通过四面门控结构预期能够进一步延续晶体管的小型化进程，但半导体产业仍在努力克服缩放限制，例如晶体管的供电电压（VDD）和栅长不能降低至0.6V以下或12nm以下。上述挑战主要源自材料本身，尤其是当特征尺寸缩小至5nm以下时，硅纳米片通道会因共价悬挂键界面的散射效应而出现显著性能下降。

二维（2D）半导体凭借其没有悬挂键的特性、优异的栅控性以及与未来三维集成平台（M3D）的兼容性，提供了一个非常有前景的解决方案。未来的金属氧化物半导体FET不太可能恢复到平面结构，因此二维材料的晶体管必须适应最先进的GAA架构，以优化其性能和能效。特别是横向堆叠的二维GAA纳米片结构具有灵活性，能够与未来的M3D平台兼容，这使得其成为未来FET技术发展的关键之一。

成果简介

鉴于此，北京大学彭海琳教授、邱晨光研究员、谭聪伟以及彭练矛院士等人在Nature Materials期刊上发表了题为“Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration”的最新论文。北京大学化学与分子工程学院博士研究生唐浚川、电子学院博士生姜建峰（现为麻省理工学院博士后）、化学与分子工程学院博士研究生高啸寅和博雅博士后高欣为文章的共同第一作者。

该团队设计并制备了基于高迁移率二维半导体Bi2O2Se与其高κ介电层Bi2SeO5的GAA异质结构，并成功实现了低温M3D集成策略。通过这种结构，Bi2SeO5高κ介电层被原子级平滑地包裹在Bi2O2Se纳米片周围，形成了一个原子平整的范德华界面。采用这种二维GAA异质结构，该团队制造的二维FET显示出极低的界面陷阱密度（约2×1011 cm−2 eV−1），高电子迁移率（>280 cm2 V−1 s−1），近乎理想的亚阈值摆幅（<62 mV dec−1），以及优异的开关比（Ion/Ioff）超过108。

此外，该团队还成功获得了操作电压为0.5V、开态电流超过1 mA/μm的短通道二维GAAFET，并实现了极低的固有延迟和能量延迟积（EDP）为1.9 ps和1.84×10−27 Js μm−1。多种低功耗二维GAAFET逻辑单元能够在低于1V的电压下稳定工作，极大提升了器件的性能和能效。该研究不仅突破了硅基材料的性能极限，还满足了最新国际器件与系统路线图（IRDS）对昂斯特朗节点电气规格和器件架构的要求，具有重要的理论和应用意义。本文报道了世界首例低功耗二维环栅晶体管（2D GAAFET），并研制出高性能低功耗二维环栅逻辑器件。

研究亮点

1. 实验首次展示了基于高迁移率二维半导体Bi2O2Se及其高κ介电材料Bi2SeO5的二维全包围场效应晶体管（GAAFET）异质结构，并成功采用低温M3D集成策略进行外延集成。通过这一新颖的集成方法，形成了具有原子平滑界面和晶格匹配的范德瓦尔斯界面的二维GAAFET结构。2. 实验通过M3D集成策略，将多层二维Bi2O2Se/Bi2SeO5异质结构进行层叠，并实现了亚0.3纳米等效氧化物厚度（EOT）的高κBi2SeO5层，成功制造出具有超低界面陷阱密度（约2 × 10¹¹ cm⁻² eV⁻¹）和高电子迁移率（>280 cm² V⁻¹ s⁻¹）的二维GAAFET器件。此外，所制备的器件展示了几乎理想的亚阈值摆幅（<62 mV dec⁻¹）、高开关比（>10⁸）和优异的器件可靠性。3. 实验结果表明，短沟道二维GAAFET在低电压（0.5V）下具有高开态电流（>1 mA μm⁻¹）、低本征延迟以及能量-延迟积（EDP）为1.9 ps和1.84 × 10⁻²⁷ Js μm⁻¹，显示出卓越的性能。此外，多个基于二维GAAFET的低功耗逻辑单元能够在低于1V的供应电压下稳定工作。图文解读

图1.2D Bi2O2Se/Bi2SeO5 GAA异质结构的外延M3D集成

图2.2D Bi2O2Se/Bi2SeO5 GAAFET的电子特性和综合比较

图3.具有气隙结构的短通道2D Bi2O2Se/Bi2SeO5 GAAFET的结构细节、电子特性和综合基准测试

图4.低功耗2D Bi2O2Se/Bi2SeO5 GAA逻辑

结论展望

二维材料具有优异的电学性能，特别是在电子迁移率和栅极控制方面，相比传统硅基材料，它们能够在极小的尺寸下实现高效的电流调控，这为进一步缩小器件尺寸、提升能效和性能提供了新的可能。其次，外延M3D集成策略的成功应用，解决了二维材料在集成过程中界面平整性和功率缩放的难题，使得二维材料能够与高κ介电材料实现无缝集成，突破了传统硅基纳米技术的性能瓶颈。此外，研究还展示了二维GAAFET器件在低操作电压和高能效方面的优异表现，预示着二维材料可以在未来的集成电路中发挥重要作用，尤其是在angstrom节点技术下。综合来看，本文为二维材料在集成电路中的应用开辟了新的研究方向，为未来的低功耗、高性能电子器件设计提供了理论基础和技术路径。

文献信息

Tang, J., Jiang, J., Gao, X. et al. Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration. Nat. Mater. (2025). https://doi.org/10.1038/s41563-025-02117-w