让软件工程师也可以设计芯片！Mentor EDA将支持Python

Mentor 在中国台湾半导体重镇新竹举行年度大会，Mentor IC EDA 部门执行副总裁Joseph Sawicki 表示，因应现在越来越多人要来设计芯片的需求，Mentor 的工具将从传统C、C++、RTL 语言之后，也将会支持Python。

Sawicki 在面对媒体询问时，表示这一时代很多不是传统芯片工程师出身的人，如AI 软件工程师，有设计ASIC 芯片的需求，但不会用C、C++、RTL等传统语言，Mentor 的EDA 工具将会陆续支持Python，满足新的一批芯片设计师需求。

Mentor 是三大EDA 工具之一，相比竞争对手具备完整的SOC/IC/FPGA/PCV/SI 设计工具与解决方案。Sawicki 在大会演讲时段表示，2017 年西门子并购Mentor，带来充足的财务后援，而在通路上也扩展Mentor 的视角和触角。Sawicki 说西门子很认真做digital twin，在真的制造原型，如芯片，或是造车子前，就在模拟时就预测运算的效率，加上Mentor 旗下EDA 工具更加强西门子优势。

除了因为AI 造就不少edge 端晶片需求，EDA 本身也有运用机器学习，辅助工程师避开错误。

未来5G 驱动资料的成长，无处不在的传感器也将累积大量资料，在不是所有资料适合传上云端处理，造就edge 装置本地运算的需求，加大各式各样SoC 芯片的成长，要满足使用者挑剔的体验，可不能花太多时间传输与运输。

Mentor 的软件平台上面，也充份运用机器学习，Mentor Catapult HLS 套件，提供四种AI/Vision 设计工具，其中包括FPGA 展示器、CPU 子系统、HW/SW 介面等，可轻松建构低功耗的AI/ML 加速器。其中Nvidia 的Tegra X1 制程，受到Catapult HLS 协助，增进50% 的生产力，节省80% 的验证成本。(来源：科技新报)

Nvidia 运用Mentor Catapult HLS 工具协助Tegra X1 制程，增进50% 的生产力，节省80% 的验证成本。