Coherent：400G/lane光互联卡脖子的不是光，是电与封装

2026年8月11-12日OCP APAC峰会在台北召开，AI算力爆发持续推动数据中心光互联速率阶梯式跃迁：100G/lane已规模商用，200G/lane进入部署期，400G/lane正式成为下一代技术竞赛的核心节点。

Coherent公司DMTS技术负责人Anna Tatarczak在峰会上带来了400G/lane光互联的完整技术验证与产业判断。最值得关注的结论并非“实现了420Gbps传输”本身，而是一个清晰的产业拐点：光学元件的带宽已不再是核心限制，电气互连、封装工艺与连接器才是400G/lane规模落地的真正瓶颈。

一、400G/lane时代：多技术路线共存，分场景适配

光互联速率每一代翻倍，挤压的从来不是光本身的裕度，而是电气与封装的容错空间。在400G/lane节点，多种技术路线依然并行存在，各自对应不同的传输距离、功耗与成本需求，并无单一赢家：

• GaAs VCSEL：出货量最大、单位比特功耗最低，但传输距离最短，约30m多模光纤，适用于机架内短距互联；
• InP CW激光器+硅光子：200G/lane已量产，单模光纤传输距离500m~2km，覆盖机架间主流场景；
• InP EML/DFB-MZ：性能最强、传输距离最远，可达10km以上，200G/lane已商用，400G/lane已完成验证。

从设备形态看，400G能力的光器件需要适配可插拔光模块（OSFP/QSFP）、共封装光学（CPO）、线性可插拔光学（LPO）等多种形态。无论哪种架构，核心功能元件（DSP、驱动芯片、调制器、光电探测器PD、跨阻放大器TIA）并不会减少，只是集成位置与约束条件不同——可插拔形态元件独立、灵活性强，CPO则将部分功能与交换ASIC共封装，追求极致密度与能效。

二、调制器材料之争：比带宽更重要的是尺寸与量产性

支撑PAM4制式400Gbps传输，需要调制器带宽达到100GHz以上。目前已验证的材料平台包括薄膜铌酸锂（TFLN）、磷化铟（InP）、硅基、钛酸钡（BTO）、硅-有机聚合物等，但技术选型的核心从来不是“谁带宽最高”，而是可制造性、可靠性、量产放大能力、尺寸与功耗的综合权衡。

三大主流材料平台的核心卡位

1. 硅光子（SiPh）：优势在于CMOS工艺兼容、量产放大能力强、集成度高；但原生调制器带宽不足，硅基MZM约90GHz，微环调制器约67GHz，是这一代的入门级方案。
2. 磷化铟（InP）：可原生集成激光器，带宽充足（EML与MZM均可达到100GHz），驱动电压低，工艺成熟；是当前400G/lane中长距场景的主力候选。
3. 薄膜铌酸锂（TFLN）：带宽最高（MZM可达110GHz）、线性度好、插入损耗低；但有一个致命短板：调制器面积约为InP EML的100倍。在交换机旁每毫米带宽密度都极其珍贵的CPO场景中，尺寸直接对应成本与热耗，TFLN因此退出高密度共封装场景的竞争。

此外，钛酸钡（BTO）、硅-有机聚合物、聚合物等材料仍处于实验室阶段，可靠性尚未验证，不在这一代产品的决策范围内。

调制器结构的取舍

除了材料，调制器结构也各有约束：

• 微环调制器：尺寸极小，但谐振峰对温度高度敏感，控制复杂度高；
• 马赫-曾德尔调制器（MZM）：性能稳定、消光比高，但占用面积大、驱动电压要求高；
• 差分电吸收调制激光器（EML）：结构紧凑、技术成熟、功耗效率高，是InP平台的主流方案。

三、Coherent实测验证：420Gbps InP EAM方案落地，瓶颈在驱动端

Coherent在峰会上公布了完整的400G/lane实测试验数据，采用InP差分电吸收调制激光器（Diff EML）方案，验证了系统级传输能力。

测试链路配置

• 信号源：Marvell 420Gbps DAC
• 发射端：BiCMOS 4通道IM-DD驱动芯片 + Coherent InP差分EML调制器
• 传输：2km单模光纤（SMF）
• 接收端：Coherent InP光电探测器（PD）+ Marvell TIA
• 信号处理：DSP均衡

核心测试结果

• 小信号下，驱动+调制器联合3dB带宽达106.5GHz；
• 大信号下成功打开420Gbps PAM4眼图，消光比（ER）3.5dB；
• 全链路误码率（BER）低于1e-4，满足系统要求。

值得注意的是，3.5dB的消光比并非最优水平（仿真上可以达到4.9dB），性能瓶颈来自驱动芯片而非调制器本身——调制器有能力承受更高的驱动幅度，当前驱动芯片的输出摆幅限制了最终消光比。这也指明了下一代技术迭代的核心投入方向：高速电气驱动芯片。

接收端方面，采用倒装焊（flip-chip）工艺的InP PD与TIA联合带宽超过100GHz，同样验证了光电器件本身的带宽冗余。

四、真正的卡点：封装、连接器与电气界面

如果说光器件已经准备好了400G的能力，那么系统落地的最大阻碍，集中在封装、连接器与高速电气互连这些“非光学”环节。这也是本次演讲最核心的产业判断。

1. 封装互连：120GHz的工艺拐点

驱动芯片与调制器之间的电气互连，是封装环节的核心卡点：

• 引线键合（wire bond）：在110~120GHz区间损耗尚可接受，超过120GHz后损耗会急剧恶化，在400G/lane这一代勉强可用，但已无裕量；
• 倒装焊（flip chip）：高频性能更优、工艺一致性更好，带宽超过140GHz，是下一代速率的必备工艺。

每增加一个互连元件，都可能吃掉整个链路的高频裕量。这也意味着，400G时代的系统优化必须是芯片-封装-接口的联合仿真，单一元件的指标达标没有实际意义。

2. 连接器：90GHz的损耗凹陷

对于主流的可插拔形态，连接器本身的高频特性成为全链路的明显短板。测试显示，现行OSFP连接器在90GHz附近存在明显的插入损耗凹陷，这不是光器件厂商能够单独解决的问题。

同场Arista展示的XPO新型超密集可插拔方案，正是针对连接器高频损耗的改进尝试。如果连接器性能无法突破，另一种绕开路径是采用更高阶调制（PAM6/PAM8），再通过gearbox降为PAM4输出——本质是把难度从连接器转移到芯片端，代价是增加一颗芯片、额外功耗与设计复杂度。

3. 功耗与热设计的连锁反应

速率提升带来的是功耗的连锁上涨：更高带宽的DSP、驱动与TIA需要更多功耗，更强的均衡算法也会推高芯片算力与热耗；而功耗压力又直接传导给封装热设计，进一步约束光学与电气元件的排布与集成度。这条隐性的约束链，不会出现在任何单颗元件的规格书上，却是400G/lane规模落地最容易被低估的部分。

五、传输距离与相干技术：2公里的分界线

400G时代，光纤色散成为限制传输距离的重要因素：

• 单波长400G PAM4在普通单模光纤上的无补偿传输距离约为2公里；
• 采用CWDM波分复用后，色散限制收紧到仅500米；
• 通过DSP色散补偿或光色散补偿模块，CWDM场景可延伸至1.5公里。

针对距离痛点，Coherent介绍了目前产业界关注的Coherent-lite（简化相干）架构，但其定位并非传统意义上的“长距相干”，而是一个完全不同的产品逻辑：

Coherent-lite的目标不是拉得更远，而是用部分相干接收的特性，砍掉DSP中完整的色散补偿功能，在保证2公里覆盖的前提下，降低DSP的面积与功耗。

三种传输架构的定位清晰区分：

六、600G/800G展望：IM/DD仍能续命，PAM6光路线不现实

对于更下一代速率节点，Anna Tatarczak给出了明确的技术判断：

1. IM/DD依然具备生命力：到600G~800G/lane阶段，IM/DD方案仍然是功耗更低、成本更低、接收端更简单的选择。目前调制器与探测器的光器件技术在文献层面已经验证可行，真正缺失的是配套的高速电子器件。
2. PAM6光路线被直接否定：行业曾讨论用更高阶的PAM6调制提升频谱效率，但实测与分析显示，光链路的信噪比（SNR）不足以支撑PAM6，除非消光比能获得大幅提升，否则该路线不具备落地可行性。
3. Coherent-lite与全相干将承接更高容量：在IM/DD到达物理极限后，简化相干与全相干方案将承接800G以上的速率需求，尤其是1.6T单波长场景。

七、总结：瓶颈转移，产业需要系统级对齐

本次Coherent的分享，清晰勾勒出400G/lane光互联的产业现状：

• 光学侧：调制器、探测器等核心元件的带宽已突破100GHz，技术原理与器件能力已基本达标；
• 系统侧：高速电气互连、封装工艺、连接器、功耗热设计成为新的核心瓶颈，且没有单一厂商能够独立解决。

也正因如此，演讲最终的行动号召并非“做出更好的光器件”，而是呼吁产业界先对齐400G/lane的系统级目标（传输距离、单位比特功耗、误码率、时延、成本、形态），再定义开放测试方法，共享实测数据与模型，最终通过OCP工作组推动优先级事项的标准化。

对于产业跟进者，判断400G/lane的落地进度，不必只关注光器件的新闻，更应紧盯两个关键信号：一是新型可插拔连接器能否补上90GHz的损耗凹陷；二是400G级别的高速驱动芯片与TIA能否进入量产级验证。这两件事的进展，才真正决定400G/lane的规模化落地节奏。