网络交换FPGA-腾讯云开发者社区

开发者社区

文档建议反馈控制台

最新优惠活动

文章/答案/技术大牛

发布

网络交换FPGA

专栏成员

114

文章

324796

阅读量

101

订阅数

Multiport RAM，多读多写寄存器-——基于FPGA BRAM的多端口地址查找表与FPGA BRAM的资源分析

交换机数据 fpga assign ram

https://blog.csdn.net/qq_45634652/article/details/138034081?spm=1001.2014.3001.5502

网络交换FPGA

2024-04-23

3360

使用 CCIX进行高速缓存一致性主机到FPGA接口的评估

摘要：长期以来，大多数分立加速器都使用各代 PCI-Express 接口连接到主机系统。然而，由于缺乏对加速器和主机缓存之间一致性的支持，细粒度的交互需要频繁的缓存刷新，甚至需要使用低效的非缓存内存区域。加速器缓存一致性互连 (CCIX) 是第一个支持缓存一致性主机加速器附件的多供应商标准，并且已经表明了即将推出的标准的能力，例如 Compute Express Link (CXL)。在我们的工作中，当基于 ARM 的主机与两代支持 CCIX 的 FPGA 连接时，我们比较了 CCIX 与 PCIe 的使用情况。我们为访问和地址转换提供低级吞吐量和延迟测量，并检查使用 CCIX 在 FPGA 加速数据库系统中进行细粒度同步的应用级用例。我们可以证明，从 FPGA 到主机的特别小的读取可以从 CCIX 中受益，因为其延迟比 PCIe 短约 33%。不过，对主机的小写入延迟大约比 PCIe 高 32%，因为它们携带更高的一致性开销。对于数据库用例，即使在主机-FPGA 并行度很高的情况下，使用 CCIX 也可以保持恒定的同步延迟。

网络交换FPGA

2022-08-30

1.5K0

一种不带CPU的DPU架构：Hyperion

fpga ide 存储

人类自诞生之日起，就常常因为一些事情经常这样或那样做而形成一种惯例，我们称这种惯例为习惯。CPU就是这么一种产物，什么都可以做，灵活，好用。但随着定制化芯片的不断发展，是否真的需要CPU逐渐成为一种值得考虑的问题。尤其在定制计算领域，CPU的计算能耗比过高已经成为事实，甚至有几个数量级的差别。如本公众号之前曾发布的唤醒芯片的介绍"小爱同学"之类语音唤醒芯片相关技术介绍，都是不带CPU的超低功耗芯片。那么，在常常以功耗过大被诟病的数据中心应用日益频繁的DPU芯片，是否也可以不带CPU呢？本文介绍一篇2022年5月19日发布在https://arxiv.org/pdf/2205.08882.pdf网站上的一篇文章。

网络交换FPGA

2022-08-30

1.1K0

Nano Transport：一种硬件实现的用于SmartNIC的低延迟、可编程传输层

摘要：传输协议可以在NIC(网卡)硬件中实现，以增加吞吐量、减少延迟并释放CPU周期。如果已知理想的传输协议，那么最佳的实现方法很简单：直接将它烧入到固定功能的硬件中。但是传输协议仍在发展，每年都有提出新的创新算法。最近的一项研究提出了Tonic，这是一种Verilog可编程硬件传输层。我们在这项工作的基础上提出了一种称为纳米传输层的新型可编程硬件传输层架构，该架构针对主导大型现代分布式数据中心应用中极低延迟的基于消息的 RPC（远程过程调用）进行了优化。Nano Transport使用P4语言进行编程，可以轻松修改硬件中的现有（或创建全新的）传输协议。我们识别常见事件和基本操作，允许流水化、模块化、可编程的流水线，包括分组、重组、超时和数据包生成，所有这些都由程序设计员来表达。

网络交换FPGA

2021-10-11

2K1

[干货]用ModelSim搭建可看代码覆盖率的千兆以太网控制器的仿真环境！

单片机腾讯云测试服务 fpga windows

在hdl文件夹下是对应所有的设计代码，本文中选用opencores网站中十百千自适应的MAC控制器作为设计代码。

网络交换FPGA

2021-10-11

1.3K0

【Verilog开源】一种用于智能网卡或可编程交换机的，支持P4语言的高性能开源解析器的设计

fpga github https git

摘要：提出了一种支持P4语言的高性能开源解析器HyperParser的设计，论文发表在APNet 2021会议上。这是一种用于下一代可编程交换机和基于FPGA的SmartNIC的高性能解析器体系结构。HyperParser的关键创新在于采用了广泛应用于密码电路中的蝶形网络。HyperParser支持ASIC和FPGA实现，延迟低且具有确定性。ASIC实现的PPAL为3.2-6.8 Tbps、0.55 W、2M门和11.7纳秒，FPGA实现的PPAL为1.3-2.8 Tbps、16.2 W、43K LUT和40纳秒。HyperParser的源代码已经在Github上发布https://github.com/FPGA-Networking/HyperParser。

网络交换FPGA

2021-09-16

1.3K0

基于FPGA的超低延时硬件加速行情解析系统

fpga 大数据腾讯云测试服务 udp tcp/ip

摘要：对于瞬息万变的证券交易市场，即时的行情信息是行情系统的基础。快速获取行情信息可以给市场参与者提供更宽裕的交易决策时间窗口，交易者获取的行情信息延时越低，往往意味着越多的交易机会和越大的决策空间。传统的基于软件的行情信息系统，信息的解析一般经过网络层数据获取、协议层数据解析、应用层数据处理等过程，在操作系统和协议层面，存在毫秒级别的上下文切换和软件处理延时，由于操作系统的进程调度和CPU主频的动态调整机制，这种延时还具备一定的不确定性。为实现纳秒级超低延时行情解析处理，本文针对上海证券交易所的行情发布系统，采用Verilog硬件描述语言，在FPGA加速卡上开发了对行情信息流的以太网，IP和UDP以及FAST协议的硬件解码，设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比，本文提出的专用硬件处理方案延时可降低10倍以上。

网络交换FPGA

2021-03-30

2.4K0

首个基于FPGA开源200Gbps数据包逆解析器的设计

fpga https 网络安全 ide

摘要：P4语言极大地改变了网络领域，因为它可以快速描述和实现新的网络应用程序。尽管可以使用P4语言描述各种各样的应用程序，但是当前的可编程开关体系结构对P4程序施加了很大的限制。为了解决这个缺点，人们已经探索了将FPGA作为P4应用的潜在目标。P4应用程序使用三种抽象来描述：数据包解析器，匹配操作表和数据包逆解析器，后者使用匹配操作表的结果重新组合输出数据包。尽管FPGA上的数据包解析器和匹配表的实现已在文献中得到了广泛报道，但对于数据包逆解析器并没有提出一般的设计原理。

网络交换FPGA

2021-03-15

1.7K0

一种介绍DPU架构（自适应交换机）的文章

access ssh processing fpga

以网络为中心的计算可将计算和数据处理从CPU卸载到并分解到CPU，以支持不断增长的吞吐量，大数据量和数据中心的信息复杂性。一个新兴的范例是采用SmartNIC进行以网络为中心的计算，它在主机的网络接口上引入了特定于用户的处理。在本文中，我们将进一步采取主动行动，以解决网络核心（交换机）中当前的专有处理和计算问题。我们提出了一种新的硬件架构，称为自适应交换机。基于对其支持三个用例的原型的测试，我们证明了在可适应的交换机上可以同时实现高吞吐量和处理灵活性。

网络交换FPGA

2021-01-12

2K0

1024bit以上大位宽可重构包处理器可编程CRC算法的设计与实现

fpga 编程算法数据结构数据分析系统架构

循环冗余码校验（CRC）是一种众所周知的错误检测代码，已广泛用于以太网，PCIe和其他传输协议中。现有的基于FPGA的实现解决方案在高性能场景中会遇到资源过度利用的问题。填充零问题和可编程性的引入进一步加剧了这个问题。在本文中，提出了stride-by-5算法，以实现FPGA资源的最佳利用。提出了pipelining go back算法来解决填充零问题。提出了使用HWICAP进行重编程的方法，以实现资源占用少且恒定的可编程性。实验结果表明，所提出的非分段架构的资源利用率与两种基于FPGA的最新CRC实现相比，降低80.7％-87.5％和25.1％-46.2%，并且所提出的分段架构具有比两种最新状态更低的资源利用率，分别降低了81.7％-85.9％和2.9％-20.8％艺术建筑。此外，保证了吞吐量和可编程性。源代码已在GitHub开源。

网络交换FPGA

2021-01-12

1.1K0

业界首个NIC中PCIe性能测试基准程序公布！

fpga .net 缓存腾讯云测试服务

近年来，在可编程NIC的发展和可用性的推动下，终端主机逐渐成为核心网络功能(如负载平衡、拥塞控制和特定应用网络卸载)的实施点。然而，在可编程NIC上实现定制设计并不容易:许多潜在的瓶颈会影响性能。

网络交换FPGA

2020-09-28

3.2K0

带有同步器的NoC结构是解决FPGA高速时序收敛的关键原因吗？

硬件开发 fpga

昨天刚结束的ICAC2020线上会议，高峰期在线人数高达1.6万人，笔者有幸抽空听了半个下午，其中完整的听完了本文中所提到的亚稳态相关的一个会议。该报告是由上海交通大学的何卫锋博士做的。

网络交换FPGA

2020-06-19

9350

目前学术界最先进的数据包调度器介绍！

编程算法缓存 fpga

随着链路速度的提高和CPU速度缩放速度的降低，软件中的数据包调度会导致较低的精度和较高的CPU利用率。通过将数据包调度卸载到诸如NIC之类的硬件，可以潜在地克服这些缺点。然而，为了保持软件分组调度器的灵活性，硬件中的分组调度器必须是可编程的，同时还必须快速且可扩展。硬件中最先进的数据包调度程序要么折衷了可扩展性（Push-In-First-Out（PIFO）），要么表达了各种数据包调度算法的能力（先进先出（FIFO）））。此外，即使是像PIFO这样的通用调度原语，其表达能力也不足以表达分组调度算法的某些关键类别。因此，在本文中，我们提出了PIFO原语的泛化，称为Push-In-Extract-Out（PIEO），它与PIFO一样，维护元素的有序列表，但与PIFO不同，PIFO只允许从列表的开头出队，PIEO通过在出队时支持基于断言的可编程过滤，允许从列表中的任意位置出队。接下来，我们介绍PIEO调度程序的快速且可扩展的硬件设计，并在FPGA上进行原型设计。总体而言，PIEO调度程序比PIFO具有更高的表达力和30倍以上的可伸缩性。

网络交换FPGA

2020-06-07

4K0

【干货】八小时超长视频教你掌握FPGA时序约束！

注：零基础学会FPGA时序约束。本期推送配套相关独家教学视频，关注公众号，后台回复“时序分析培训”或留下您的邮箱，即可获取视频链接。视频内容是由团队郑圆圆同学讲解，欢迎批评指正。以下是节选的视频片段。

网络交换FPGA

2020-06-02

3.7K3

【开源】竖亥：实测FPGA平台上HBM的惊人带宽！

fpga 腾讯云测试服务

随着高带宽内存（HBM）的发展，FPGA正变得越来越强大，HBM 给了FPGA 更多能力去缓解再一些应用中遇到的内存带宽瓶颈和处理更多样的应用。然而，HBM 的性能表现我们了解地还不是特别精准，尤其是在 FPGA 平台上。这篇文章我们将会在HBM 的说明书和它的实际表现之间建立起桥梁。我们使用的是一款非常棒的 FPGA，Xilinx ALveo U280，有一个两层的HBM 子系统。在最后，我们提出了竖亥，一款让我们测试出所有HBM 基础性能的基准测试工具。基于FPGA 的测试平台相较于CPU/GPU 平台来说会更位准确，因为噪声会更少，后者有着复杂的控制逻辑和缓存层次。我们观察到 1）HBM 提供高达425 GB/s 的内存带宽，2）如何使用HBM 会给性能表现带来巨大的影响，这也印证了揭开 HBM 特性的重要性，这可以让我们选择最佳的使用方式。作为对照，我们同样将竖亥应用在DDR4上来展现DDR4 和HBM 的不同。竖亥可以被轻松部署在其他FPGA 板卡上，我们会将竖亥开源，造福社会。

网络交换FPGA

2020-05-26

4.2K0

一种可以监控全世界网络的可编程智能NIC

fpga https 网络安全 arm

最近几天，老美又加大了对华为的约束，几乎将华为逼上绝路。老美之所以费尽心机的制裁华为，最重要的原因就是以5G为代表的网络战略地位的抢夺。网络，已不仅仅是数据通道，而是能够传输互联网时代生命之水的渠道。对数据而言，网络就是上帝。谁主宰了网络，谁就能够掌控未来！而华为现在就是能够修这条新水渠的中国企业，而以前的旧水渠是美国人修的，并且让特朗普恼火的是，华为修这条新的水渠比他们修的快，还修的好。

网络交换FPGA

2020-05-26

1.3K0

FFShark-一种可以监控全世界网络的100G可编程智能NIC

fpga https 网络安全 arm

最近几天，老美又加大了对华为的约束，几乎将华为逼上绝路。老美之所以费尽心机的制裁华为，最重要的原因就是以5G为代表的网络战略地位的抢夺。网络，已不仅仅是数据通道，而是能够传输互联网时代生命之水的渠道。对数据而言，网络就是上帝。谁主宰了网络，谁就能够掌控未来！而华为现在就是能够修这条新水渠的中国企业，而以前的旧水渠是美国人修的，并且让特朗普恼火的是，华为修这条新的水渠比他们修的快，还修的好。

网络交换FPGA

2020-05-26

1.1K0

业界第一个真正意义上开源100 Gbps NIC Corundum介绍

fpga 缓存开源 https 网络安全

来源：内容由「网络交换FPGA」编译自「FCCM2020」，谢谢。FCCM2020在5月4日开始线上举行，对外免费。我们有幸聆听了其中一个有关100G开源NIC的介绍，我们对该文章进行了翻译，并对其中的开源代码进行了分析并恢复出基于VCU118的工程，通过实际测试感受到了第一款真正意义上的100G开源NIC的强大（很多100G的开源都是基于HLS等非HDL语言，尽管可以转化成HDL，但电路架构参考意义已经不大）。开源Verilog代码中每个.v文件都是所有的组合和时序分别用一个always模块描述，代码中高位宽分段处理方式，多级流水的架构等很多地方都是非常值得借鉴和学习的地方。我们认为，github是一个宝库。我觉得现在的研究生培养质量的评价其实就可以看开源项目的参与程度，这完全能反应出一个学生的自学能力和独立研究的能力。而一个科研工作者，尤其是搞工程或应用基础研究的，如果没有做出来一两个星数100以上的开源项目，就不算成功。欢迎感兴趣的同学一起交流讨论。以下先附上本次会议的视频

网络交换FPGA

2020-05-22

5K0

HLS与RTL语言使用情况调查

fpga 编程算法腾讯云测试服务

数十年来，寄存器传输级别（RTL）一直是描述超大规模集成（VLSI）系统及其组成知识产权块的主要方法。尽管RTL工具只是逐步发展的，但VLSI系统的复杂性却呈指数级增长，这使设计和验证过程成为生产力的瓶颈[1]。

网络交换FPGA

2020-04-21

2.4K0

高端FPGA揭秘之存储及高速接口

fpga 数据分析硬件开发缓存嵌入式

来源：内容由「网络交换FPGA」编译自「eejournal」，作者：Kevin Morris，谢谢。

网络交换FPGA

2020-04-21

2.7K0

点击加载更多

社区活动

【纪录片】中国数据库前世今生

穿越半个世纪，探寻中国数据库50年的发展历程

Python精品学习库

代码在线跑，知识轻松学

博客搬家 | 分享价值百万资源包

自行/邀约他人一键搬运博客，速成社区影响力并领取好礼

技术创作特训营·精选知识专栏

往期视频·千货材料·成员作品最新动态