首页
学习
活动
专区
工具
TVP
发布

数字芯片

专栏作者
174
文章
354420
阅读量
79
订阅数
2023届数字IC面经 | 学会看面经,梳理知识点
先说一下我个人的基本情况,本科双非硕士某211通信专业。硕士期间主要项目方向是做通信算法的硬件实现。
数字芯片社区
2022-12-18
9370
2023届数字IC面经 | "普通"校招求职者经历?
双211高校,渣硕一枚。硕士期间成绩中等偏下,研究方向与IC无任何关系,也没有相关的实习和流片经历,无专利,无竞赛,无论文。可以说是没有出彩的地方,所以我的经历可以说是一个非常普通校招求职者入行数字IC设计成功上岸的一个经历,因为太普通,所以我相信可以让大多数人从我的经历中吸取经验和教训。
数字芯片社区
2022-12-18
1.1K1
2023届数字IC面经 | 双非机械秋招经验
大家好,很高兴能在此给大家分享一下楼主的秋招经验。本科和硕士都是某工科双非机械专业,从研一开始接触FPGA项目,期间发了EI,后研究方向关于神经网络的FPGA加速,研二通过培训班转数字IC。
数字芯片社区
2022-12-18
6140
2023届数字IC面经 | 项目一定要吃透
本人本硕211,本科与研究生均是电子信息专业,无比赛无论文,研究生做的是和fpga相关的项目。秋招大概投了有100+公司,主要拿的offer有zeku,中科芯,29所,联芸,紫光国芯等等。
数字芯片社区
2022-12-18
5410
2023届数字IC面经 | 一定要投提前批
先说下个人情况,本科末流985通信专业,硕士某国防七子中的电子信息专业。硕士期间的研究方向是卫星通信与导航。硕士期间只做了一个FPGA相关的项目。属于是半跨专业投递的数字IC设计的岗位,因为能力很菜,所以准备的很早,从不断的面试过程中完善自己的项目以及基础知识,最终也算有一个不错的结果了。
数字芯片社区
2022-12-18
5921
全套前端EDA工具使用demo
推荐查看:SpyGlass安装教程 spyglass | 基础操作 spyglass | 常见错误lint
数字芯片社区
2022-09-19
8630
《IC真题之吾见 》 华为实习笔试
吾见:B 理由: A:recovery时间,即恢复时间,字面上理解,就是异步控制信号撤离后,电路恢复正常的时间检查。 所以,恢复时间的定义是:异步控制信号撤离时刻与下一个有效时钟边沿的时间间隔。原文如下:
数字芯片社区
2022-09-19
9520
收藏 | 数字IC笔试面试常考问题
如果有时间,还可以学一些后端以及测试、验证的知识,SV,脚本等等。因为很多公司笔试题都会考一些测试的知识点,断言,覆盖率,SV语法等等。
数字芯片社区
2022-04-06
9170
数字IC设计 | 入门到放弃指南
Verilog语言与软件语言最大的区别就是,因为它是用于描述电路的,因此它的写法是非常固定的,因为电路的变化是非常有限的。学习Verilog的时候,很多时候我们并不是在学习这门语言本身,而是学习其对应的电路特征,以及如何对这个电路进行描述。如果心中没有电路,那么你是不可能写好Verilog的。
数字芯片社区
2022-04-06
2.1K0
平头哥开源项目wujian100_open | 基于synplify+vivado生成bitfile
Use the sdc2fdc Tcl shell command to convert the timing constraints.
数字芯片社区
2022-04-06
1.5K0
2021 数字IC面经总结
本人四非本硕科班出身,秋招投递芯片的数字设计岗位,本科两个省赛,一个市级项目,一年的FPGA逻辑设计工作经验(猜对了就是9106福报),研究生两年数字IC设计的实习经验,自学了UVM和SV,在一家标准的965工作时长公司。本科在北京(裸体)辞职之后有待入职的空窗期,尝试了考一下研究生,考上了就去当学生,没考上就去深圳当打工人,拿了三年的特奖免费读书。
数字芯片社区
2021-05-20
3.6K0
FPGAer 转战 IC 需要学习哪些技能?
FPGA 开发经验也有助于求职 SoC 设计/验证相关的工作,而不是仅限于 FPGA 相关的工作。
数字芯片社区
2020-11-11
6170
重磅!芯片世纪并购?AMD或将收购赛灵思!
据《华尔街日报》最新报道,超微半导体(AMD)正就收购芯片制造商赛灵思(Xilinx)展开深入谈判,最快可能在下周完成谈判。考虑进收购溢价因素,该项并购估值可能超过300亿美元,堪称芯片业的“世纪并购”。
数字芯片社区
2020-10-23
3640
一图读懂:国产芯片与国外芯片公司差距!
从2010年到2018年,设计公司数量从582家增加到1698家,数量增长近3倍。国内芯片设计公司数量世界第一,总营收却只占全球芯片营收的13%左右。
数字芯片社区
2020-10-23
4K0
RapidIO背景介绍
RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构,是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连,支持芯片到芯片、板到板间的通讯,可作为嵌入式设备的背板(Backplane)连接。
数字芯片社区
2020-09-03
5510
异步FIFO
如上图所示的同步模块synchronize to write clk,其作用是把读时钟域的指针rptr采集到写时钟wr_clk域,然后和写时针wptr进行比较从而产生或撤销写写满标志wfull;类似地,同步模块synchronize to read clk的作用是把写时钟域的写指针wptr采集到读时钟域,然后和读指针rptr进行比较从而产生或撤销读空标志位rempty。
数字芯片社区
2020-08-27
1.3K0
实用经验分享,让FPGA设计更简单!
FPGA(Field-Program mable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
数字芯片社区
2020-08-04
6960
RISC-V发展现状
面对xilinx和ARM联合打造的生态链,FPGA底层RTL逻辑开发人员变得可有可无,有的公司软件工程师都可以直接上手,这让传统的FPGA人员面临着一个尴尬的境地,而RISC-V的到来恰好是FPGA工
数字芯片社区
2020-07-24
8960
ZYNQ PS和PL接口技术
ZYNQ作为首款将高性能ARMCortex-A系列处理器与高性能FPGA在单芯片内紧密结合的产品,为了实现ARM处理器和FPGA之间的高速通信和数据交互,发挥ARM处理器和FPGA的性能优势,需要设计高效的片内高性能处理器与 FPGA 之间的互联通路。因此,如何设计高效的 PL 和 PS 数据交互通路是 ZYNQ 芯片设计的重中之重,也是产品设计的成败关键之一。
数字芯片社区
2020-07-20
1.7K0
cordic的FPGA实现(五) 除法实现
根据之前的更新,大家可能已经看出,其实除法器的实现,仅仅改变旋转的参考系即可,除法所使用的参考系为:z,其matlab代码为:
数字芯片社区
2020-07-20
9990
点击加载更多
社区活动
腾讯技术创作狂欢月
“码”上创作 21 天,分 10000 元奖品池!
Python精品学习库
代码在线跑,知识轻松学
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档