腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
瓜大三哥
专栏作者
举报
339
文章
528748
阅读量
91
订阅数
订阅专栏
申请加入专栏
全部文章(339)
fpga(67)
编程算法(47)
其他(23)
matlab(23)
缓存(23)
神经网络(21)
tcp/ip(20)
单片机(19)
flash(13)
存储(10)
网络安全(9)
https(9)
硬件开发(8)
深度学习(8)
数据分析(8)
设计(8)
人脸识别(7)
图像处理(7)
数据结构(7)
ide(6)
人工智能(6)
http(6)
机器学习(5)
打包(5)
verilog(5)
node.js(4)
windows(4)
driver(4)
set(4)
tensorflow(3)
c 语言(3)
c++(3)
html(3)
arm(3)
linux(3)
数据库一体机 TData(3)
case(3)
model(3)
monitor(3)
sequence(3)
slice(3)
xilinx(3)
源码(3)
负载均衡(2)
java(2)
bash(2)
嵌入式(2)
eclipse(2)
git(2)
bash 指令(2)
文件存储(2)
腾讯云测试服务(2)
面向对象编程(2)
数据处理(2)
agent(2)
bit(2)
compare(2)
component(2)
field(2)
fifo(2)
frame(2)
function(2)
max(2)
object(2)
path(2)
port(2)
shift(2)
spi(2)
time(2)
wait(2)
编码(2)
连接(2)
数据(2)
数学(2)
统计(2)
优化(2)
对象存储(1)
区块链(1)
python(1)
css(1)
数据库(1)
access(1)
github(1)
unix(1)
apt-get(1)
批量计算(1)
云数据迁移(1)
数据传输服务(1)
数据加密服务(1)
视频处理(1)
网站(1)
vr 视频解决方案(1)
jdk(1)
图像识别(1)
gui(1)
kernel(1)
大数据(1)
数据可视化(1)
ascii(1)
sdk(1)
图像分析(1)
汽车(1)
ads(1)
analysis(1)
assign(1)
automation(1)
build(1)
button(1)
clock(1)
cmd(1)
config(1)
core(1)
count(1)
crc(1)
cycle(1)
d3(1)
data(1)
directive(1)
el(1)
factory(1)
generator(1)
gpio(1)
hex(1)
image(1)
input(1)
io(1)
ip(1)
latency(1)
logic(1)
mac(1)
min(1)
output(1)
parent(1)
pipeline(1)
ps(1)
reference(1)
report(1)
reset(1)
sample(1)
state(1)
struct(1)
task(1)
timing(1)
unique(1)
visio(1)
编辑器(1)
编译(1)
操作系统(1)
后台(1)
接口(1)
快捷键(1)
视频(1)
同步(1)
系统(1)
异步(1)
搜索文章
搜索
搜索
关闭
Xilinx FPGA 从spi flash启动配置数据时的地址问题
flash
tcp/ip
fpga
数据结构
fpga 上电时,默认是从 flash 的 0x00 地址开始读数据。如 UG470 文档 page144 描述
瓜大三哥
2021-02-24
1.8K
0
Xilinx FPGA程序升级
tcp/ip
数据分析
flash
fpga
单片机
Xilixn FPGA提供了一种在线升级的方式,可以通过ICAP指令实现。ICAP(Internal Configuration Access Port) 指的是内部配置访问端口,其主要作用是通过内部配置访问端口(ICAP),用户可以在FPGA逻辑代码中直接读写FPGA内部配置寄存器(类似SelectMAP),从而实现特定的配置功能,例如Multiboot。FPGA实现IPROG通常有两种方式,一种是通过ICAP配置,一种是把相关指令嵌入bit文件中。与通过bit文件实现IPROG相比,通过ICAP更灵活。对Xilinx FPGA的升级其实是Multiboot的操作。如下图所示,基地址存放的是Golden Image(bootloader),而高地址存放的是MultiBoot Image。小编会在本文对Xilinx 7系列的MulTIboot做一些简单介绍。
瓜大三哥
2021-02-24
3.9K
0
动态时钟相位
tcp/ip
单片机
动态调整时钟相位调节需要在 IP 界面勾选 Dynamic Phase Shift选项。这时候 IP 会多出来一个 4 个引脚,分别是:
瓜大三哥
2020-09-22
2.6K
0
动态时钟频率
单片机
tcp/ip
动态调整时钟频率输出,需要在 IP 界面勾选 Dynamic Reconfig选项。这时候 IP 会多出来一个 AXI-lite 的控制接口。
瓜大三哥
2020-09-22
2.5K
0
ILA
tcp/ip
fpga
集成逻辑分析仪 (Integrated Logic Analyzer :ILA) 功能允许用户在 FPGA 设备上执行系统内调试后实现的设计。当设计中需要监视信号时,应使用此功能。用户还可以使用此功能在硬件事件和以系统速度捕获数据时触发。
瓜大三哥
2020-09-14
1.6K
0
ICON
区块链
fpga
tcp/ip
在Xilinx ISE环境下,Chipscope利用 ICON 核通过 FPGA 的 JTAG 端口与内核通信;ILA 核可以用来观察 FPGA 内部信号;VIO 核不仅可以观察信号,还可以将外部输入信号传到 FPGA 中去。
瓜大三哥
2020-09-14
1.4K
0
如何修改Xilinx IP中文件的只读属性?
tcp/ip
不知道大家有没有遇到过一个问题,就是你想修改xilinx IP中的某些代码,或者想通过debug进一步了解这些代码时,但是发现它不支持修改的,是read-only属性。本文将给大家介绍一种方法,来解决这个问题。
瓜大三哥
2020-07-06
9.9K
0
MIPI CSI-2
tcp/ip
编程算法
1 MIPI简介2 MIPI CSI-2简介2.1 MIPI CSI-2 的层次结构2.2 CSI-2协议层2.3 打包/解包层2.4 LLP(Low Level Protocol)层2.5 通道管理(Lane Management)层2.6 物理层(PHY Layer)3 MIPI CSI2的物理连接4 MIPI CSI2的工作模式5 MIPI CSI2的数据包格式5.1 MIPI CSI2的长包格式5.2 MIPI CSI2的短包格式6 基于FPGA的MIPI接口实现6.1 接口描述6.2 模块分析6.2.1 解串模块6.2.2 协议模块6.2.3 RAW 10bit生成模块6.3 实例应用6.3.1 硬件结构框图6.3.2 IIC配置6.3.3 实验结果7 参考链接附:资料获取
瓜大三哥
2020-06-09
1.6K
0
视频处理之Sobel【附源码】
缓存
tcp/ip
https
网络安全
图像边缘是图像最基本的特征,所谓边缘(Edge) 是指图像局部特性的不连续性。灰度或结构等信息的突变处称之为边缘。例如,灰度级的突变、颜色的突变,、纹理结构的突变等。这些突变会导致梯度很大。图像的梯度可以用一阶导数和二阶偏导数来求解。但是图像以矩阵的形式存储的,不能像数学理论中对直线或者曲线求导一样,对一幅图像的求导相当于对一个平面、曲面求导。对图像的操作,我们采用模板对原图像进行卷积运算,从而达到我们想要的效果。而获取一幅图像的梯度就转化为:模板(Roberts、Prewitt、Sobel、Lapacian算子)对原图像进行卷积。本文主要描述Sobel算子的实现原理和实现过程。
瓜大三哥
2020-06-09
888
0
视频处理之灰度图
编程算法
fpga
https
tcp/ip
网络安全
灰度图 ,Gray Scale Image 或是Grey Scale Image,又称灰阶图。把白色与黑色之间按对数关系分为若干等级,称为灰度。8位像素灰度分为256阶。用灰度表示的图像称作灰度图。除了常见的卫星图像、航空照片外,许多地球物理观测数据也以灰度表示。除了常见的卫星图像、航空照片外,许多地球物理观测数据也以灰度表示。以位场图像为例,把位场表示为灰度图,需要将位场观测值灰度量化,即将场的变化范围转换成256阶的灰度范围。由于位场的动态变化范围非常大,磁场可达数万个纳特,重力场也可能在数百个重力单位内变化,所以在显示为图像前通常需要对位场观测值进行拉伸或压缩。
瓜大三哥
2020-06-09
1.9K
0
视频处理之OSD【附源码】
tcp/ip
OSD,on-screen display的简称,即屏幕菜单式调节方式。一般我们按一下Menu键后屏幕弹出的显示器各项调节项目信息的矩形菜单,比如调亮度,色调,饱和度等信息,这个显示这个菜单的功能就是视频行业的OSD。
瓜大三哥
2020-06-01
2.2K
0
Vivado联合ModelSim
打包
tcp/ip
ide
首先,在modelsim安装路径中新建一个名为vivado2017_4lib(根据自己的需要安装的modelsim和vivado版本自己确定)的文件夹
瓜大三哥
2020-05-09
1.1K
0
仿真实例1——正弦函数仿真(ROM)
缓存
tcp/ip
对于FPGA来说,产生三角函数,幂函数,指数函数或者log函数等,如果真的使用乘法器来撘电路,那是极其消耗DSP资源的 ,所以一般情况下都是采用LUT进行查表获取的。 所以产生一个正弦波形的实现步骤如下: 1.正弦函数的在给定取值范围内的函数值 2.将正弦函数的函数值存入ROM或者RAM中(初始化) 3.从ROM或者RAM中读出函数值
瓜大三哥
2020-05-07
1.7K
0
IP加密
tcp/ip
https
网络安全
嵌入式
基于IEEE1735-2014 第二版进行加密,将IP的密钥文件和IP源代码通过Xilinx工具进行加密,然后交由客户。
瓜大三哥
2020-03-20
2.1K
0
FPGA程序升级
tcp/ip
fpga
数据分析
flash
Xilinx的双镜像方案成为Multiboot。本文对Xilinx 7系列的MulTIboot做一些简单介绍。
瓜大三哥
2020-03-10
862
0
selectio
https
tcp/ip
网络安全
Xilinx SelectIO IP是为了将LVDS传输过来的串行信号变为并行数据。
瓜大三哥
2020-02-18
1.1K
0
Zynq中PS的MIO中断
tcp/ip
第三部分为SPI,共享外设中断,来自于44个PS端的IO外设以及16个PL端的中断。中间部分为GIC,也即中断控制器,用于对中断进行使能、关闭、掩码、设置优先等。
瓜大三哥
2019-11-05
1.8K
0
Aurora Reset(复位)
tcp/ip
复位信号用于将Aurora 8B / 10B IPCORE 设置为已知的启动状态。在复位时,内核停止任何当前操作并重新初始化新通道。在全双工模块上,复位信号复位通道的TX 和RX 侧。在单工模块中,tx_system_reset复位TX 通道,rx_system_reset 复位RX 通道。gt_reset 信号复位最终复位内核的收发器。注意:tx_system_reset 与单工边带接口上使用的tx_reset 和rx_reset 信号分开。
瓜大三哥
2019-06-05
2.1K
0
时序分析中的基本概念和术语
单片机
tcp/ip
1.建立保持时间 2.四种时序路径 第一类时序路径:从设备A的时钟到FPGA的第一级寄存器的数据输入端口 第二类时序路径:两个同步原件之间的路径,比如rega时钟端口到regb的数据端口 第三类
瓜大三哥
2018-02-24
1.2K
0
AXI Bridge 和AXI Interconnect
编程算法
tcp/ip
AXI bridge 可以转接PCIe总线提供AXI4嵌入式系统和PCIe系统。 它包括内存从AXI4映射到AXI4-Stream桥和AXI4-Stream的PCIe集成块. 从桥作为一个从设备连
瓜大三哥
2018-02-24
6.5K
0
点击加载更多
社区活动
腾讯技术创作狂欢月
“码”上创作 21 天,分 10000 元奖品池!
立即发文
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档