首页
学习
活动
专区
圈层
工具
发布
50 篇文章
1
资源利用率报告中的LUT和LUTRAM有什么区别
2
xilinx verilog语法技巧(三)--RAM的初始化
3
为什么推荐使用XPM?
4
Block RAM的基本结构
5
为什么要用XPM_MEMORY
6
Vivado中用于时钟操作的几个Tcl命令
7
影响FPGA时序的进位链(Carry Chain), 你用对了么??
8
动态时钟相位
9
动态时钟频率
10
如何缩短Vivado运行时间
11
你的FPGA设计有这些缺陷吗
12
report_utilization远比你想象的强大
13
vivado如何快速找到schematic中的object
14
FPGA中的CLOCK REGION和SLR是什么含义
15
FPGA中的BEL, SITE, TILE是什么含义
16
如何快速查找目标cell
17
都是pin,有什么区别
18
都是net,有什么区别
19
一张图看懂cell, pin, net, port
20
如何快速找到组合逻辑生成的时钟
21
【Vivado那些事】Vivado下头文件使用注意事项
22
Pblock可以这么画
23
关于Pblock的8个必知问题
24
常用的跟Pblock相关的Tcl命令
25
【Vivado】那些事儿-汇总篇
26
【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入
27
Storage Elements
28
D触发器都有哪几种类型?对应什么样的代码?
29
Xilinx 7系列FPGA逻辑单元理解
30
Vivado下查看芯片资源
31
对RAM初始化怎么做
32
干货:Vivado 直接修改RAM初始化文件,避免重新综合、实现的方法
33
借助Elaborated Design优化RTL代码
34
一张图理解什么是好的设计层次
35
9个关于SSI芯片的必知问题
36
Vivado 2018.3 report_qor_suggestions怎么用
37
Vivado 2019.1新特性(5):更新的report_qor_suggestions
38
Xilinx的高质量时钟输出ODDR原语【随路时钟】【全局时钟网络】【ZC706输出时钟】【ZYNQ】
39
FPGA中BEL Site Tile FSR SLR分别指什么?
40
跟I/O相关的几个命令
41
Vivado Non-Project模式
42
FPGA中降低时钟skew的几种方法
43
FPGA时序优化之Reduce MUXF Mapping
44
什么是Forwarded Clock?
45
几个常见问题
46
如何让同一层次的模块在布局时更紧凑一些
47
什么情况下要用OOC综合方式
48
Vivado 2019.1新特性(2):report_ram_utilization
49
URAM和BRAM有什么区别
50
write_first/read_first/no_change什么区别
清单首页FPGA文章详情

Vivado 2019.1新特性(5):更新的report_qor_suggestions

report_qor_suggestions会分析当前设计中的关键路径,在此基础上给出优化建议。在Vivado之前的版本中,该命令会生成相应的.xdc或Tcl脚本,需要用户手动添加生成文件到当前工程中,具体可查看这篇文章(Vivado 2018.3 report_qor_suggestions怎么用)。在2019.1的版本中,report_qor_suggestions的使用方法有了重大调整。

在Vivado 2019.1中,打开DCP,依次选择Reports-> Report QoR Suggestions,会弹出如下图所示的对话框。也可以直接在TclConsole中输入相应的Tcl命令,如途中红色字体标记所示。这里可以看到2019.1引入了一个新的Tcl命令get_qor_suggestions。

report_qor_suggestions生成报告如下图所示。报告由两部分构成Suggestions和Details。在RQS Summary下,Suggestions会按两种方式显示GENERATED/EXISTING和APPLIED/FAIL TO APPLY。在Details窗口中可查看每个建议是在哪个阶段生成、可应用于哪个阶段,建议是在哪个DCP基础上生成的,Vivado是否可以自动使能该建议等。在DESCRIPTION列中可查看建议的具体描述。每个Suggestion都有一个ID,这个ID也正是命令get_qor_suggestions返回的对象。另外,该报告也具有Cross probe功能。例如,点击图中Click标记的方框,会显示相应的时序路径。之后,选中时序路径,摁F4会显示该路径的Schematic视图;或者右键选择Report Timing on Source to Destination可生成该路径的时序报告。

接下来可以选择期望执行的建议(对应下图中标记的Enable),点击Export Suggestions,会生成一个.rqs文件。这个过程也可以通过Tcl命令write_qor_suggestions来完成。

至此,QoR的整个流程如下图所示。这个流程可以通过图形界面方式完成,也可以通过Tcl命令完成。

最后一步,将生成的rqs文件导入到工程中,如果时工程模式图形界面方式下,需要创建一个Tcl脚本,并将该脚本添加到相应的tcl.pre中,如下图所示。

在非工程模式下,可借助Tcl命令完成所有流程,如下图所示。首先生成QoR报告,并生成RQS文件。

如果RQS需要在综合时执行,如下图所示,在synth_design前,通过read_qor_suggestions读入RQS文件。

如果需要在Implementation阶段执行,如下图所示,在opt_design前,通过read_qor_suggestions读入RQS文件。

下一篇
举报
领券