首页
学习
活动
专区
圈层
工具
发布
50 篇文章
1
资源利用率报告中的LUT和LUTRAM有什么区别
2
xilinx verilog语法技巧(三)--RAM的初始化
3
为什么推荐使用XPM?
4
Block RAM的基本结构
5
为什么要用XPM_MEMORY
6
Vivado中用于时钟操作的几个Tcl命令
7
影响FPGA时序的进位链(Carry Chain), 你用对了么??
8
动态时钟相位
9
动态时钟频率
10
如何缩短Vivado运行时间
11
你的FPGA设计有这些缺陷吗
12
report_utilization远比你想象的强大
13
vivado如何快速找到schematic中的object
14
FPGA中的CLOCK REGION和SLR是什么含义
15
FPGA中的BEL, SITE, TILE是什么含义
16
如何快速查找目标cell
17
都是pin,有什么区别
18
都是net,有什么区别
19
一张图看懂cell, pin, net, port
20
如何快速找到组合逻辑生成的时钟
21
【Vivado那些事】Vivado下头文件使用注意事项
22
Pblock可以这么画
23
关于Pblock的8个必知问题
24
常用的跟Pblock相关的Tcl命令
25
【Vivado】那些事儿-汇总篇
26
【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入
27
Storage Elements
28
D触发器都有哪几种类型?对应什么样的代码?
29
Xilinx 7系列FPGA逻辑单元理解
30
Vivado下查看芯片资源
31
对RAM初始化怎么做
32
干货:Vivado 直接修改RAM初始化文件,避免重新综合、实现的方法
33
借助Elaborated Design优化RTL代码
34
一张图理解什么是好的设计层次
35
9个关于SSI芯片的必知问题
36
Vivado 2018.3 report_qor_suggestions怎么用
37
Vivado 2019.1新特性(5):更新的report_qor_suggestions
38
Xilinx的高质量时钟输出ODDR原语【随路时钟】【全局时钟网络】【ZC706输出时钟】【ZYNQ】
39
FPGA中BEL Site Tile FSR SLR分别指什么?
40
跟I/O相关的几个命令
41
Vivado Non-Project模式
42
FPGA中降低时钟skew的几种方法
43
FPGA时序优化之Reduce MUXF Mapping
44
什么是Forwarded Clock?
45
几个常见问题
46
如何让同一层次的模块在布局时更紧凑一些
47
什么情况下要用OOC综合方式
48
Vivado 2019.1新特性(2):report_ram_utilization
49
URAM和BRAM有什么区别
50
write_first/read_first/no_change什么区别
清单首页FPGA文章详情

对RAM初始化怎么做

RAM的初始化并没有那么神秘,如果是采用Xilinx的IP Core,只需提供一个.coe文件,其内容就是RAM的初始值,只需要注意coe文件的格式就好,这里就不再赘述。

初始化方法

如果是自己写的RTL代码,如何初始化呢?这里提供两个常用方法。来看一个例子,如下图所示。

代码第16行,通过default将所有地址的初始值设置为0;

代码第17行,通过索引结合default的方式,将地址0的初始值设置为4,地址1的初始值设置为5,其余地址的初始值设置为0;

代码第19行至第25行,采用initial语句,通过调用readmemb(类似的还有readmemh)实现对RAM的初始化。使用$readmemb时,需要提供一个.mem文件,文件内容就是RAM的初始值,这里给出一个.mem的例子,如下图所示。

仿真问题

使用$readmemb时,需要把.mem文件加入到Vivado工程中,如下图所示。

如果没有添加此文件,会显示如下Warning信息。

综合问题

无论是default还是readmemb定义的初始值,在综合时都是可以生效的。对于一个深度为4宽度为4的单端口RAM,综合后的网表如下图所示。

通过如下图所示的Tcl命令可获得相应的初始值,与init_data.mem中定义的初始值是一致的。

结论

两种RAM初始化的方式:

-采用default或地址索引加default的方式

-采用$readmemb或$readmemh的方式

思考空间

如果需要对ram_block的2号和3号地址分别定义初始值为1和4,其余地址对应初始值为0,该如何描述?

下一篇
举报
领券