首页
学习
活动
专区
圈层
工具
发布
50 篇文章
1
资源利用率报告中的LUT和LUTRAM有什么区别
2
xilinx verilog语法技巧(三)--RAM的初始化
3
为什么推荐使用XPM?
4
Block RAM的基本结构
5
为什么要用XPM_MEMORY
6
Vivado中用于时钟操作的几个Tcl命令
7
影响FPGA时序的进位链(Carry Chain), 你用对了么??
8
动态时钟相位
9
动态时钟频率
10
如何缩短Vivado运行时间
11
你的FPGA设计有这些缺陷吗
12
report_utilization远比你想象的强大
13
vivado如何快速找到schematic中的object
14
FPGA中的CLOCK REGION和SLR是什么含义
15
FPGA中的BEL, SITE, TILE是什么含义
16
如何快速查找目标cell
17
都是pin,有什么区别
18
都是net,有什么区别
19
一张图看懂cell, pin, net, port
20
如何快速找到组合逻辑生成的时钟
21
【Vivado那些事】Vivado下头文件使用注意事项
22
Pblock可以这么画
23
关于Pblock的8个必知问题
24
常用的跟Pblock相关的Tcl命令
25
【Vivado】那些事儿-汇总篇
26
【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入
27
Storage Elements
28
D触发器都有哪几种类型?对应什么样的代码?
29
Xilinx 7系列FPGA逻辑单元理解
30
Vivado下查看芯片资源
31
对RAM初始化怎么做
32
干货:Vivado 直接修改RAM初始化文件,避免重新综合、实现的方法
33
借助Elaborated Design优化RTL代码
34
一张图理解什么是好的设计层次
35
9个关于SSI芯片的必知问题
36
Vivado 2018.3 report_qor_suggestions怎么用
37
Vivado 2019.1新特性(5):更新的report_qor_suggestions
38
Xilinx的高质量时钟输出ODDR原语【随路时钟】【全局时钟网络】【ZC706输出时钟】【ZYNQ】
39
FPGA中BEL Site Tile FSR SLR分别指什么?
40
跟I/O相关的几个命令
41
Vivado Non-Project模式
42
FPGA中降低时钟skew的几种方法
43
FPGA时序优化之Reduce MUXF Mapping
44
什么是Forwarded Clock?
45
几个常见问题
46
如何让同一层次的模块在布局时更紧凑一些
47
什么情况下要用OOC综合方式
48
Vivado 2019.1新特性(2):report_ram_utilization
49
URAM和BRAM有什么区别
50
write_first/read_first/no_change什么区别
清单首页FPGA文章详情

跟I/O相关的几个命令

设计分析时,我们除了查看资源利用率、时序指标、功耗等基本信息之外,有时也需要查看跟输入/输出管脚相关的信息,此时,就要用到这两个Tcl命令。

第一个命令:report_datasheet

通常,我们在看某个芯片的数据手册时,会看到输入/输出管脚的建立时间、保持时间、最小/最大延迟等。这些信息都可以借助此命令生成,这也正是datasheet的含义。打开布线后的网表文件,执行命令

report_datasheet -name datasheet

会生成如下图所示的报告。

这个报告会显示所有输入/输出管脚的相关信息,例如:输入/输出的Reg类型,图中FDRE和FDRE(IO)含义是不同的。后者表面该管脚连接的寄存器在I/O Bank内。内部驱动时钟、分析类型(可以是FAST或SLOW)等。

左侧导航栏如果选择Input Ports Setup/Hold,则会显示如下图所示建立时间和保持时间信息。

第二个命令report_io_reg

该命令具体使用格式如下所示。

xilinx::ultrafast::report_io_reg

打开布线后的网表执行该命令会生成如下图所示内容。相比于report_datasheet,该命令生成的内容相对简单一些,仅包含管脚方向(输入/输出)、具体位置、时钟区域、是否使用ILOGIC或OLOGIC等。

报告末尾会汇总给出其他信息,如下图所示。显示了未使用IOB寄存器的输入/输出管脚个数和未连接的管脚个数。这也正是此命令的主要功能。

Copyright @ TeacherGaoFPGAHub

转载事宜请私信 | 获得授权后方可转载

下一篇
举报
领券