FPGA中的BEL, SITE, TILE是什么含义

本文将介绍

• 什么是BEL以及与BEL相关的Tcl命令
• 什么是SITE以及与SITE相关的Tcl命令
• 什么是TILE以及与TILE相关的Tcl命令

BEL

BEL（Basic Element）是FPGA内部的基本单元，属于器件对象，也就是器件结构的一部分。换言之，即便是一个空设计，只要打开Device视图，也能看到BEL。具体地，BEL包括触发器、查找表、进位链、F7MUX、F8MUX和F9MUX（这里以UltraScale系列芯片为例，不难看出，这些基本单元都在SLICE内）。BEL还包括DSP内部的基本单元。如下图所示。不同系列器件对BEL的定义略有不同，但SLICE中的基本单元都是BEL，也是最常用的BEL。事实上，选中器件内部单元，在其属性窗口中，查看Class值就看确定它是不是BEL。

事实上，选中器件内部单元，在其属性窗口中，查看Class值就看确定它是不是BEL，如下图所示。

BEL有BEL PIN，也就是隶属于BEL的管脚，类似于Cell有Cell PIN。如下图所示。图中LUT的A1~A5就是BEL PIN。