学习
实践
活动
专区
工具
TVP
写文章

ExASIC

LV1
举报
发表了文章

用PyQt5做图形界面(二)文本组件:QLabel、QLineEdit、QTextEdit

今天介绍文本相关的三个组件:QLabel、QLineEdit、QTextEdit。

ExASIC
html编程算法
发表了文章

用PyQt5做图形界面(一)Hello world

PyQt是Python版本的Qt库,是最常用的跨平台图形界面编程框架之一。代码不用修改,就能同时运行在windows、linux、ios、andriod等平台。...

ExASIC
qtpython
发表了文章

用Python Django建一个issue跟踪管理网站(一)Django的安装和使用

本文以issue跟踪管理网站为背景介绍Python Django的安装和使用方法。

ExASIC
网站djangopython
发表了文章

【innovus】fab回复说“我们不提供ict/captable”

最近用到一个新工艺,找了一圈发现只有icc的tluplus文件,却没有innovus的captable。咨询fab,却回复说“我们不提供ict/captable...

ExASIC
asciidiffheaderlayershare
发表了文章

逻辑综合的流程和命令

综合就是把Verilog、VHDL转换成网表的过程。综合按照是否考虑物理布局信息可分为逻辑综合和物理综合。逻辑综合通常用来做工艺较老的项目,或者较新工艺的面积和...

ExASIC
verilogvhdl前端设计
发表了文章

【Innovus】记录后端的一些小心得

当pin宽度等于最小线宽且不与grid对齐时,可能会引导起iobuf与pin不route。

ExASIC
abstractclockgridimportroute
发表了文章

静下心来做芯片

之前写了一篇文章《分享几个职业生涯中的问题的思考》,谈了求职工作中遇到的一些问题。今天继续聊一些技术以外的话题。

ExASIC
硬件开发企业
发表了文章

SOC中的SDC约束正变得越来越庞大和复杂,我们该如何应对

SOC设计变得越来越复杂,成本越来越高,设计和验证也越来越困难。设计尺寸、众多的IP、先进技术节点、时钟和时钟域数量的增加,以及multi-mode/multi...

ExASIC
ipmacrossign设计
发表了文章

用python实现网表分模块统计面积

虽然dc也有report_area -hier命令来报告各级模块的面积,本python方案看似有点造轮子,但还是有一定的便利性。一、不受网表类型的限制,综合网表...

ExASIC
python编程算法
发表了文章

用python实现分模块按cell类型统计cell个数并降序排列

有同学想看看综合网表里某模块里and、or、inv等cell的个数,谁最多谁最少。虽然用dc的各种命令组合也可以实现,但今天我们用python来实现。

ExASIC
编程算法正则表达式python
发表了文章

GNU sed实例教程

官方的定义是非交互的命令行文本编辑器。而我觉得描述成“行内文本插入、删除、替换的小工具“更容易理解。

ExASIC
linux正则表达式
发表了文章

【从零开始数字IC设计】002 认识常用的门级电路(NAND2)

标准单元库是数字集成电路的积木,是复杂电路和系统的基础。今天我们来认识一下其中的几个常用门级电路。

ExASIC
verilog
发表了文章

cadence genus版的综合脚本

在《把riscv core代码变成网表最少需要几步》里,写过synopsys dc版本的脚本例子。今天我们再来写个cadence genus版本的综合脚本。为了...

ExASIC
corepdfriscvsetui
发表了文章

【从零开始数字IC设计】001 反相器的verilog设计

反相器,是数字集成电路最基本的电路之一。由一个pmos和一个nmos组成,输入信号IN接到pmos和nmos的栅极,输出信号OUT由漏极引出,如下图。

ExASIC
c 语言
发表了文章

厌倦了sv/uvm?来看看用python写验证环境

本文介绍了cocotb的安装、python tb文件的写法、用xrun仿真cocotb的脚本等,我们来看看体验如何。

ExASIC
makefilepythonnode.js
发表了文章

dc约束中的multi scenarios(多场景)

我们在做MCU芯片的时候,经常遇到PAD复用。有一种情况比较特殊:一个PAD在一个场景下用作时钟输入,另一个场景下用作数据的输入。

ExASIC
腾讯云测试服务
发表了文章

把riscv core代码变成网表最少需要几步

逻辑综合其实可以很简单,下面以github上一个riscv core cv32e40p的代码(https://github.com/openhwgroup/cv...

ExASIC
githubhttpsgit网络安全开源
发表了文章

【手把手系列】:芯片设计中的Makefile简明教程

Makefile可以根据指定的依赖规则和文件是否有修改来执行命令。常用来编译软件源代码,只需要重新编译修改过的文件,使得编译速度大大加快。

ExASIC
makefile编程算法shellhttp
发表了文章

世界读书日,推荐几本专业书籍

一、Verilog是必学的语言,一般只关心可综合的部分。这部分是硬件思维,是用来搭电路的。写代码要考虑综合出来的电路是什么样子。这是与软件最大的区别。

ExASIC
python
发表了文章

【技术论坛 每日一题汇总】数字IC基础(1~10题)

据多年观察,【每日一题】是应届学生夯实基础、提高能力的最好方法之一,所以,我们特地整理了一些工作中认为应该熟知和掌握的技术问题,供学生朋友参考。(申明:以下问题...

ExASIC
lockverilog

个人简介

个人成就

扫码关注腾讯云开发者

领取腾讯云代金券