在写这篇文章前有过很多的犹豫，要不要与当前大众工作方式更近似一些，不引入迭代、看板，不加入基于针对验证的单元测试、功能测试、接口测试。后来发现如果不加入就会使得...
Python其实不是人工智能、神经网络的专属语言，在芯片设计和验证领域也有非常多的应用。
Strategic transaction strengthens AMD’s industry-leading technology portfolio
如下图，定义一个driver，并例化在testcase里。把interface连接到driver里的virtual interface，在driver里togg...
http://news.hexun.com/2020-09-20/202098624.html
单元测试从长期看可以提高代码质量、降低维护成本、为重构提供质量保障。但是从短期看加重了工作量，对于处在项目紧张的人员来说会增加很多负担。
基于上面遇到的问题，结合敏捷针对VUCA的改善措施，将验证分为三大流程、四个阶段、四个评审里程碑、六大验证过程。如下图：
EpicSim是芯华章基于Icarus Verilog开发的开源Verilog仿真软件, Github地址https://github.com/x-epic/E...
写testbench最最核心的部分就是发激励，今天用一个简单的示例来介绍如何在uvm里给RTL发激励。
你刚开始是怎么学UVM的？白皮书还是红皮书？而我是从hello world实验开始的。
Surelog是一个支持SystemVerilog 2017的Pre-processor、Parser、UHDM Compiler，可用于语法检查、仿真、综合、...
今天用原生的HTML form和PHP实现了多文件上传，感觉比调库要简单很多，可以自由定制和增删功能。
经常在处理文本时，比如memory初始化文件，或者解析log中的数据做运算时，会用到字符串转数字。
在工作中经常需要对网表进行分析、统计、修改，而现有的EDA工具却往往不够灵活。其实我们自己也可以用python来实现这个功能。今天我们来实现第一步，先做一个Ve...
大家都在讨论Latch的缺点，比如时序分析中存在borrow time的问题，如何在数字电路设计时避免产生latch。然而，在一些大公司，也时常可以见到用lat...
Specification designed to accelerate ADAS, ADS and IVI automotive connectivity e...
Makefile可以根据指定的依赖规则和文件是否有修改来执行命令。常用来编译软件源代码，只需要重新编译修改过的文件，使得编译速度大大加快。
从今天开始，我们介绍Perl在ASIC应用中的高级篇。高级篇主要介绍正则表达式、module、package、面向对象、进程等。
暂未填写公司和职称
暂未填写学校和专业
扫码关注云+社区
领取腾讯云代金券
