腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
FPGA开源工作室
专栏成员
举报
236
文章
391636
阅读量
90
订阅数
订阅专栏
申请加入专栏
全部文章(236)
fpga(115)
编程算法(50)
tcp/ip(31)
matlab(30)
图像处理(19)
缓存(19)
硬件开发(14)
单片机(12)
node.js(9)
ide(8)
数据(8)
linux(7)
windows(7)
设计(6)
arm(5)
verilog(5)
二进制(5)
接口(5)
c 语言(4)
ubuntu(4)
网络安全(4)
udp(4)
https(4)
ip(4)
rgb(4)
tcl(4)
编码(4)
系统(4)
人脸识别(3)
python(3)
bash(3)
apt-get(3)
腾讯云测试服务(3)
存储(3)
bit(3)
db(3)
vhdl(3)
工作(3)
函数(3)
芯片(3)
状态机(3)
负载均衡(2)
其他(2)
ios(2)
打包(2)
bash 指令(2)
神经网络(2)
数据库一体机 TData(2)
http(2)
自动化(2)
图像识别(2)
opencv(2)
数据结构(2)
虚拟化(2)
delay(2)
image(2)
io(2)
max(2)
ps(2)
subplot(2)
timing(2)
title(2)
配置(2)
入门(2)
算法(2)
网络(2)
压缩(2)
原理(2)
对象存储(1)
维纳斯(1)
区块链(1)
自动驾驶(1)
iphone(1)
c++(1)
php(1)
r 语言(1)
xml(1)
css(1)
html(1)
access(1)
github(1)
unix(1)
文件存储(1)
命令行工具(1)
视频处理(1)
人工智能(1)
开源(1)
爬虫(1)
gui(1)
flash(1)
ntp(1)
powershell(1)
数据分析(1)
物联网(1)
架构设计(1)
processing(1)
5g(1)
迁移(1)
汽车(1)
app(1)
axis(1)
binary(1)
com(1)
config(1)
console(1)
data(1)
diff(1)
display(1)
double(1)
edge(1)
figure(1)
file(1)
filter(1)
fork(1)
fs(1)
i2c(1)
input(1)
int(1)
logic(1)
min(1)
path(1)
png(1)
post(1)
project(1)
range(1)
report(1)
set(1)
size(1)
spi(1)
stm32(1)
stub(1)
uart(1)
vr(1)
width(1)
x11(1)
xilinx(1)
队列(1)
基础(1)
脚本(1)
连接(1)
量化(1)
摄像头(1)
调试(1)
同步(1)
通信(1)
协议(1)
性能(1)
异步(1)
音频(1)
硬件(1)
语法(1)
主机(1)
搜索文章
搜索
搜索
关闭
ZYNQ MPSOC浅说
接口
数据
系统
芯片
缓存
Zynq UltraScale+ MPSoC PL 部分等价于 FPGA。简化的 FPGA 基本结构由 6 部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。
FPGA开源工作室
2024-07-06
178
0
先进封装最强科普
硬件开发
缓存
近几年,先进封装已成为半导体越来越普遍的主题。在由多个部分组成的系列中,将深入研究实现先进封装技术,如高精度倒装芯片、热压键合(TCB)和各种类型的混合键合(HB)。首先让我们讨论一下对先进封装的需求,摩尔定律正在以迅猛的速度发展。自台积电 32nm 失误以来,直到目前的 5nm 工艺节点,台积电的晶体管密度每年增长 2 倍。尽管如此,真实芯片的密度每 3 年增长约 2 倍。这种较慢的速度部分是由于 SRAM 缩放、功率传输和热密度的消亡,但大多数这些问题都与数据的输入和输出有关。
FPGA开源工作室
2022-05-18
959
0
数字IC/FPGA设计基础_ILA原理与使用
爬虫
fpga
tcp/ip
缓存
在数字IP/IC,FPGA项目的上板验证阶段,对于一些难以确定原因的bug,比如:RTL仿真时,测试pattern覆盖不够全面,fpga跑起来后的实际信号时序可能跟RTL 仿真不一致,从而出现Bug。一种debug的方式就是用FPGA工具提供的ILA模块(xilixn在ISE中叫:chipscope),来实时抓取FPGA内部数字信号的波形,分析逻辑错误的原因,帮助debug。
FPGA开源工作室
2021-08-26
1.8K
0
AMBA (Advanced Microcontroller Bus Architecture) 高级微控制器总线架构
tcp/ip
arm
缓存
AMBA (Advanced Microcontroller Bus Architecture) 高级微控制器总线架构
FPGA开源工作室
2021-07-09
1.5K
0
Xilinx UltraScale 介绍与产品选型
图像处理
fpga
缓存
Xilinx 全新 16 纳米及 20 纳米 UltraScale™ 系列基于首款架构,不仅覆盖从平面到 FinFET 技术乃至更高技术的多个节点,同时还可从单片 IC 扩展至 3D IC。在 20 纳米技术领域,Xilinx 推出了首款 ASIC-Class 架构,不仅支持数百 Gb 级的系统性能,在全线路速度下支持智能处理,而且还可扩展至 Tb 和 Tf 级别。在 16 纳米工艺方面,UltraScale+ 系列将全新存储器、3D-on-3D 和多处理 SoC (MPSoC) 技术进行完美结合,可实现领先一代的价值。
FPGA开源工作室
2021-03-30
1.2K
0
【中篇】中国存储器:“无心插柳”的战略突围
缓存
对于存储器产业,我们的理解盲区无处不在。很多人都知道全球DRAM产业规模在1000亿美金级别,但是应该没多少了解在25年前和4年前这个产业的规模?
FPGA开源工作室
2020-06-09
560
0
千兆以太网(3):发送——组建以太网心跳包
tcp/ip
udp
数据结构
缓存
心跳包就是在客户端和服务器间定时通知对方自己状态的一个自己定义的命令字,按照一定的时间间隔发送,类似于心跳,所以叫做心跳包。心跳包在GPRS通信和CDMA通信的应用方面使用非常广泛。数据网关会定时清理没有数据的路由,心跳包通常设定在30-40秒之间。所谓的心跳包就是客户端定时发送简单的信息给服务器端告诉它我还在而已。代码就是每隔几分钟发送一个固定信息给服务端,服务端收到后回复一个固定信息如果服务端几分钟内没有收到客户端信息则视客户端断开。本次设计中,心跳包时间间隔为1秒。
FPGA开源工作室
2020-04-30
1.4K
0
FPGA实现图像几何变换:缩放
fpga
缓存
图像处理
matlab
直接根据缩放公式计算得到的目标图像中,某些映射源坐标可能不是整数,从而找不到对应的像素位置。例如,当Sx=Sy=2时,图像放大2倍,放大图像中的像素(0, 1)对应于原图中的像素(0, 0.5),这不是整数坐标位置,自然也就无法提取其灰度值。因此我们必须进行某种近似处理,这里介绍一-种简单的策略即直接将它最邻近的整数坐标位置(0,0)或者(0,1)处的像素灰度值赋给它,这就是所谓的最近邻插值。当然还可以通过其他插值算法来近似处理。
FPGA开源工作室
2020-04-01
1.6K
0
【vivado学习六】 Vivado综合
单片机
缓存
在 Flow Navigator 中点击设置, 然后选择Synthesis,或者 selectFlow > Settings > Synthesis Settings。如图1所示:
FPGA开源工作室
2019-10-29
3.6K
0
FPGA图像处理基本技巧
fpga
编程算法
c 语言
缓存
单片机
先来谈一下怎样才能学好Verilog这个问题。有人说学Verilog很难,好像比C语言还要难学。有一定难度是真的,但并没有比别的语言更难学。我们刚开始学C语言的时候也觉得C语言很难,直到我们把思维方式转变过来了,把微机原理学好了,能模拟CPU的运行方式来思考问题了,就会发现C语言也没那么难了。所以这里面存在一个思维方式的转换的过程。这对于学Verilog来说也是一样的,只不过Verilog比C语言还要更加底层,我们只掌握了CPU的思维模式还不行,还需要再往下学一层“硬件电路的思维模式”,才能更好的掌握硬件编程语言。
FPGA开源工作室
2019-10-29
1.4K
0
FPGA图像处理的前景如何?
fpga
图像处理
缓存
编程算法
神经网络
FPGA图像处理方面通常用于图像的预处理、如CCD和COMS相机中,以及ISP的研究开发;请问这一方向以后的前景如何?
FPGA开源工作室
2019-10-29
1.7K
0
xilinx verilog语法技巧(三)--RAM的初始化
缓存
fpga
RAM可以通过以下方式初始化: 1,在HDL源代码中指定RAM初始内容; 2,在外部数据文件中指定RAM初始内容。 Verilog Coding Example:
FPGA开源工作室
2019-10-29
4.1K
0
xilinx verilog 语法技巧
单片机
缓存
fpga
在Vivado Design Suite中,Vivado综合能够合成多种类型的属性。在大多数情况下,这些属性具有相同的语法和相同的行为。
FPGA开源工作室
2019-10-29
1.6K
0
mig IP用户读写时序
缓存
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制,旨在让大家更快的学习和应用DDR3。
FPGA开源工作室
2019-10-29
1K
0
Zynq-7000电子相册的实现
缓存
电子相册的实现就是通过按键来改变显示器的图片轮换。本节将通过ps端的按键来控制ARM选择不同的图片通过HDMI输出到显示屏。
FPGA开源工作室
2019-10-29
1.4K
0
Xilinx Vivado 硬件诊断( ila和vio的使用)
fpga
tcp/ip
缓存
在我们的FPGA设计项目中,硬件的诊断和校验可能会占去超过30%—40%的FPGA开发时间,FPGA的debug也是FPGA设计中重要的一环。掌握并灵活运用FPGA设计工具的debug功能也是加快FPGA设计的关键。
FPGA开源工作室
2019-10-29
6.9K
0
FPGA图像处理之行缓存(linebuffer)的设计二
缓存
fpga
图像处理
在FPGA数字图像处理中,行缓存的使用非常频繁,例如我们需要图像矩阵操作的时候就需要进行缓存,例如图像的均值滤波,中值滤波,高斯滤波以及sobel边缘查找等都需要行缓存设计。这里的重要性就不在赘述。
FPGA开源工作室
2019-10-29
1.5K
0
FPGA图像处理之行缓存(linebuffer)的设计一
缓存
tcp/ip
fpga
图像处理
如图1所示,我们要设计n行同时输出,就串联n行。Line_buffer的大小设置由图像显示行的大小(图像宽度)决定。例如480*272 (480)。
FPGA开源工作室
2019-10-29
3.6K
0
从Xilinx Kintex-7认识FPGA
fpga
负载均衡
缓存
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
FPGA开源工作室
2019-10-29
1.8K
0
没有更多了
社区活动
【纪录片】中国数据库前世今生
穿越半个世纪,探寻中国数据库50年的发展历程
立即查看
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档