如果你的ubuntu的apt不提供v5.006以上的verilator，根据官网的Git Quick Install安装.

在verilog编写代码时，可能模块列表太长，或者变量定义列表太长，不容易看到代码的重点。用代码折叠功能可以大方便的看代码、编写代码的效率。

projectile是以项目为单位进行编辑插件。默认会把git、mercurial hg的根目录当作项目根目录，也可以手动创建一个.projectile的空文件...

这种方法的好处是脚本相对固定，只需要修改配置文件就可以重新生成verilog代码。但python脚本还是相对较乱，因为从配置参数到目标verilog中间需要各种...

任何设计或验证芯片的人都应该具备一些基本的verilog开发技能，并了解wire和reg的概念。你需要获取的关键概念是，你将一个值写入一个变量，该值被保存到该变...

首先将1/32-1/64的定点化数据存放到ROM中，ROM中存放的是扩大了2^20 次方的数字四舍五入后的整数部分。n值越大，精度越大，误差越小。这里取n=20...

Emacs 是一款强大的文本编辑器，广泛应用于软件开发和硬件描述语言（HDL）编程。本文将为您介绍如何在 Emacs 中使用 Verilog Mode 来编写和...

Emacs，作为一款历史悠久且高度可定制的文本编辑器，深受程序员喜爱。对于硬件描述语言Verilog的开发者而言，Emacs的Verilog模式（Verilog...

问题描述：请编写一个序列检测模块，检测输入信号a是否满足01110001序列，当信号满足该序列，给出指示信号match。

问题描述：请使用此4选1数据选择器和必要的逻辑门实现下列表达式。 L=A∙B+A∙~C+B∙C 数据选择器的逻辑符号如下图：

问题描述：某4位数值比较器的功能表如下。请用Verilog语言采用门级描述方式，实现此4位数值比较器。

我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形。

我们用了两篇文章，分别讨论了Verilog HDL里面的“非阻塞赋值”和“阻塞赋值”。用实例分析了如果在一个always块内等式右边的表达式或者变量，是另一个...

前两篇文章介绍了letter-shell串口终端和cmd-parse串口命令解析器在高云FPGA GW1NSR-4C SoC上的移植：

shell，中文是外壳的意思，就是操作系统的外壳。通过shell命令可以操作和控制操作系统，比如Linux中的Shell命令就包括ls、cd、pwd等等。总结来...

cmd-parse是一款非常轻量、高效的命令解析器，本文基于TangNano 4K开发板，高云GW1NSR-4C FPGA芯片，演示在片上ARM处理器的移植和使...

FPGA设计是无情的，所以我们需要利用能获得的任何软件进行检查。Verilator是一个 Verilog 仿真器，还支持 linting：静态分析设计中的问题。...

NVM Express ( NVMe ) 或 Non-Volatile Memory Host Controller Interface Specificati...

SATA 于 2000 年发布，与早期的 PATA 接口相比具有多种优势，例如减小了电缆尺寸和成本（40 或 80 根减小到 7 根导线）、本机热插拔、通过更高...

在使用xilinx官方例程《XAPP585》实现CameraLink接口发送或者接收数据时，有个程序还是值得学习的，下面把这段程序截出来：