Loading [MathJax]/jax/input/TeX/config.js
社区首页 >问答首页 >故障安全RAM驱动解决方案

故障安全RAM驱动解决方案
EN

Server Fault用户
提问于 2012-11-01 05:36:24
回答 2查看 1.3K关注 0票数 3

我正在寻找一个生产解决方案,以创建一个RAM驱动器,将安全地与HDD同步。

我有一个带有大量I/O负载的定制软件(这是一种专用的面向文档的DB),我需要大大加快它的速度。我不能修改或摆脱软件本身,所以必须做水平或垂直缩放。这个软件不支持水平搜索框,所以我首先看垂直缩放。

其主要思想很简单--我们购买大量的RAM (96 we ),并把整个东西放在一个RAM驱动器上。但是它必须是故障安全的,在服务器重新启动时丢失任何数据都不是一种选择。因此,我正在寻找的解决方案,将保持透明的同步之间的RAM驱动器和硬盘。

脏的解决方案,如通过bash脚本复制文件不是一个选项,需要一些更可靠的东西。

在理论上,正如我所看到的,某种类似于描述的这里的分布式FS可以以一种奇怪的方式使用--同步同一台机器上的两个分区。但我怀疑这是否会在实践中奏效,但我从未尝试过。

那么,对于具有透明同步硬盘的RAM驱动器的现成解决方案,有什么想法吗?

数据UPD:

  1. 估计我需要在RAM中保存的数据量约为50 in。
  2. 服务器是专用的HP DL320,8 CPU,16 HP内存(高达96 HP)。
  3. I/O配置文件类似于数据库应用程序--大量的随机访问读取,更少的写入。
EN

回答 2

Server Fault用户

回答已采纳

发布于 2012-11-01 06:12:05

我询问了您可以使用的硬件,因为可以获得低延迟和高IOPS设备来克服磁盘的限制。

但是,您没有提供对工作数据集大小的估计。这就产生了很大的不同。我们目前没有足够的信息。应用程序的I/O配置文件是什么?有写作偏见吗?有阅读偏见吗?当前的存储设置是什么?

一般的建议是使用一系列SSD驱动器。另一种方法是使用PCIe加速器,比如FusioIO驱动器。

甚至可以考虑异步模式下的DRBD .

一个更深奥的解决方案是使用共享存储,这种存储具有一定的层次,可以将常用的数据保存在内存或SSD中。ZFS文件系统及其使用的齐尔写加速和L2ARC读缓存就是一个很好的例子。

更深奥的解决方案是一种基于软件的缓存方法,比如最终持久Ram磁盘(EPRD)。这会在FUSE文件系统中创建一个磁盘支持的RAM磁盘,并且对于加速应用程序的I/O可能是一个很好的选择。

在配置文档中:

代码语言:javascript
代码运行次数:0
复制
You can however also create a ramdisk that will have it's
changes flushed to disk every N seconds and instead of keeping
everything in ram it only allocated 512M for caching.

./eprd_setup -f /data/saverimg -s 10G -m 3 -c -p512M

In this example the data is flushed to disk every 3 seconds.

编辑:

如果这些是HP ProLiant DL320系统,我假设它们是G6模型。您是否安装了智能阵列P410控制器和电池支持或闪存缓存?如果不是,这是在使用RAM磁盘安装之前应该采取的第一步。这就不一样了!

票数 4
EN

Server Fault用户

发布于 2012-11-01 05:43:21

你不想有一个实际的RAM磁盘与硬盘同步-你想要的是一个基于RAM的PCIe卡与电池备份和NV缓存。基本上是一张FusionIO卡。

票数 9
EN
页面原文内容由Server Fault提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接:

https://serverfault.com/questions/444362

复制
相关文章
Block RAM与Distributed RAM
Block RAM与Distributed RAM,简称为BRAM与DRAM, 要搞清楚两者的区别首先要了解FPGA的结构:
根究FPGA
2020/06/30
3.3K0
Block RAM与Distributed RAM
FPGA block RAM和distributed RAM区别
区别之1 bram 的输出需要时钟,dram在给出地址后既可输出数据。 区别之2 dram使用根灵活方便些 区别之3 bram有较大的存储空间,dram浪费LUT资源 1.物理上看,bram是fpga中定制的ram资源,dram就是用逻辑单元拼出来的。 2.较大的存储应用,建议用bram;零星的小ram,一般就用dram。但这只是个一般原则,具体的使用得看整个设计中资源的冗余度和性能要求。 3.dram可以是纯组合逻辑,即给出地址马上出数据,也可以加上register变成有时钟的ram。而bram一定是
瓜大三哥
2018/02/26
2.1K0
单口RAM
单口RAM 只有一套数据总线、地址总线和读写控制线,因此当多个外设需要访问同一块单口RAM 时,需要通过仲裁电路来判断。 单口RAM,只有一套地址总线,读和写是分开(至少不能在同一个周期内完成)。下面给出一个8× 8 位RAM 的设计实例。 module ram_single( clk,addm,cs_n,we_n,din,dout ); input clk; input [2:0]addm; input cs_n; input we_n; input [7:0]din; outpu
瓜大三哥
2018/02/24
2.6K0
单口RAM
NvidiaMellanoxOFED驱动解决方案
HowTo Install MLNX_OFED Driver 如何安装MLNX_OFED驱动
晓兵
2024/04/04
6900
NvidiaMellanoxOFED驱动解决方案
Understanding RAM Timings
RAM latency is CL-tRCD-tRP-tRAS-CMD latency. To understand them, bear in mind that the memory is internally organized as a matrix, where the data are stored at the intersection of the lines and columns.
用户9732312
2022/05/13
1.8K0
Understanding RAM Timings
如何实现一个RAM?(单端口RAM、伪双端口RAM、真双端口RAM|verilog代码|Testbench|仿真结果)
经典电路设计是数字IC设计里基础中的基础,盖大房子的第一部是打造结实可靠的地基,每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此,通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限,纰漏难免,欢迎大家交流指正。快速导航链接如下:
Loudrs
2023/05/31
7.2K0
如何实现一个RAM?(单端口RAM、伪双端口RAM、真双端口RAM|verilog代码|Testbench|仿真结果)
ram和rom的区别_RAM和ROM各有什么特点
  1、EPROM:(Electrically Programmable Read-Only-Memory)电可编程序只读存储器
全栈程序员站长
2022/09/16
2.2K0
Utility之Ram Disk
有了Disk,它还只是一个Device,一般在使用时,还要在Disk上创建块设备,并将这个块设备格式化。而格式化为哪种文件系统,就看具体需求了。
Taishan3721
2020/03/26
1.6K0
双口同步RAM
具有两套地址总线,一套用于读数据,一套用于写数据,二者可分别独立操作。下面给出一个128× 8 位双口RAM 的Verilog HDL 设计实例。 module ram_double( q,addr_in,addr_out,d,we,clk1,clk2 ); output [7:0]q; input [7:0]d; input [6:0]addr_in; input [6:0]addr_out; input we,clk1,clk2; reg [6:0]addr_out_reg; r
瓜大三哥
2018/02/24
1.4K0
双口同步RAM
ROM与RAM的区别
ROM、PROM、EPROM、EEPROM、NAND flash、NOR flash
Jasonangel
2021/05/28
2.4K0
Block RAM的基本结构
以UltraScale芯片为例,每个Block RAM为36Kb,由两个独立的18Kb Block RAM构成,如下图所示。
Lauren的FPGA
2019/10/31
3.6K0
RAM刷新周期问题
RAM刷新有三种: 1、集中式刷新在一个刷新周期内(2ms),先让存储器读写,然后集中刷新,这样就存在死区问题,如果是存取周期为2us的话,这样对于64*64的存储矩阵来说,集中刷新为128us,死区时间也为128us。
week
2018/08/24
1.7K0
Block RAM的性能与功耗
设计中如果大量使用Block RAM,可通过一些综合属性管理RAM的实现方式以满足系统对性能与功耗的需求。以32Kx32bit RAM为例,目标芯片为UltraScale,通过使用综合属性cascade_height来管理Block RAM的级联高度,如下图所示。
Lauren的FPGA
2019/10/31
1.9K0
关于单片机的RAM
一块RAM 分为了 堆 和 栈   名词而已,知道就可以了, 各种内存溢出问题: 全局数组访问越界 出现的问题:直接重启,或者死机 解决办法 :  额,写好自己的程序吧!!!!!!! 函数的局部变量过
杨奉武
2019/10/17
1.3K0
(笔记)CPU & Memory, Part 1: RAM
原文:What every programmer should know about memory, Part 1, RAM
颇忒脱
2019/04/18
1.6K0
内存条RAM详细指南
内存条,全称为Random-Access Memory(RAM),也称为随机存取存储器。它是电脑中用于暂时存储数据和程序以供CPU快速访问的部件。
久绊A
2024/05/29
2100
Android 手机到底需要多少RAM
在Android智能手机的早期,设备具有512MB的内存,甚至有1GB的内存。随着时间的推移手机的内存越来越大。到2014年,大多数高端设备都具有3GB的RAM,而在2016年和2017年,事实上的标准是4GB。然后各个厂商开始比较硬件参数。首先出现的设备具有6GB,然后是8GB,然后是10GB,然后是12GB,未来是多少....
用户9732312
2022/05/13
1.8K0
Android 手机到底需要多少RAM
MySQL 自动的故障安全恢复详解(ACSR)
ACSR(Auto Crash Safey Recovery)自动的故障安全恢复 更新操作 在一行数据被更新时: 1、在使用BEGIN开启事务时,会先给.ibd文件中分配一个TXID号和LSN号,假设为tx_01与lsn1001; 2、在UPDATE执行时,MySQL会找到需更新数据的数据页,并将其内容加载到data buffer pool中,由DBWR(double write)线程记录变更数据页的内容,并且记录好TXID和更新LSN号,此时将产生脏页与脏数据; 3、使用LOGBWR(log doubl
数据和云
2022/03/04
6000
块RAM的Verilog HDL调用
(1)单端口RAM 模式 单端口RAM的模型如图所示,只有一个时钟源CLK,WE为写使能信号,EN为单口RAM使能信号,SSR为清零信号,ADDR为地址信号,DI和DO分别为写入和读出数据信号。 单端口RAM模式支持非同时的读写操作。同时每个块RAM可以被分为两部分,分别实现两个独立的单端口RAM。需要注意的是,当要实现两个独立的单端口RAM模块时,首先要保证每个模块所占用的存储空间小于块RAM存储空间的1/2。在单端口RAM配置中,输出只在read-during-write模式有效,即只有在写操作
瓜大三哥
2018/02/24
3.1K0
块RAM的Verilog HDL调用
加载RAM磁盘编译Xcode项目
每次对Xcode iOS项目进行clean、build或者在iOS虚拟机上launch,Xcode都会在DeriveData文件夹中进行读写操作。换句话说,就是将Derived Data的读写从硬盘移动到内存中。 DeriveData文件夹中包含了所有的build信息、debug- 和 release- built targets以及项目的索引。当遇到零散索引(odd index)问题(代码块补全工作不正常、经常性的重建索引、或者运行项目缓慢)时,它可以有效地删除衍生数据。删除这个文件夹将会导致所有Xcode上的项目信息遭到破坏。
freesan44
2018/09/05
1.6K0

相似问题

故障安全VPN解决方案?

20

如何在Linux中为OpenVPN配置故障安全解决方案?

10

如何在Windows2008 R2中创建RAM驱动器(RAM磁盘)?

30

Raid 5故障安全

20

为什么RAM磁盘比SSD驱动器快得多?

10
添加站长 进交流群

领取专属 10元无门槛券

AI混元助手 在线答疑

扫码加入开发者社群
关注 腾讯云开发者公众号

洞察 腾讯核心技术

剖析业界实践案例

扫码关注腾讯云开发者公众号
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档
查看详情【社区公告】 技术创作特训营有奖征文