腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
科学计算
专栏作者
举报
169
文章
205418
阅读量
32
订阅数
订阅专栏
申请加入专栏
全部文章(169)
fpga(38)
编程算法(33)
python(27)
matlab(16)
tcp/ip(10)
set(8)
ide(7)
clock(7)
工具(7)
单片机(6)
image(6)
tcl(6)
timing(6)
设计(6)
数据(6)
性能(6)
深度学习(5)
高性能计算(5)
开源(5)
缓存(5)
input(5)
xilinx(5)
芯片(5)
c++(4)
windows(4)
delay(4)
implementation(4)
工程师(4)
管理(4)
连接(4)
调试(4)
异步(4)
优化(4)
javascript(3)
jquery(3)
sql(3)
git(3)
github(3)
lock(3)
path(3)
report(3)
route(3)
time(3)
教程(3)
接口(3)
路由(3)
负载均衡(2)
机器学习(2)
java(2)
node.js(2)
硬件开发(2)
打包(2)
文件存储(2)
腾讯云测试服务(2)
图像处理(2)
容器(2)
numpy(2)
线性回归(2)
markdown(2)
数据分析(2)
jupyter notebook(2)
bit(2)
build(2)
db(2)
error(2)
fft(2)
hardware(2)
ip(2)
julia(2)
port(2)
post(2)
project(2)
spi(2)
wizard(2)
布局(2)
函数(2)
架构(2)
开发(2)
模型(2)
软件(2)
同步(2)
网络(2)
维纳斯(1)
腾讯云学堂(1)
NLP 服务(1)
自动驾驶(1)
c 语言(1)
css(1)
html(1)
arm(1)
数据库(1)
access(1)
api(1)
spring(1)
神经网络(1)
访问管理(1)
网站(1)
金融(1)
http(1)
存储(1)
shell(1)
网络安全(1)
ssh(1)
决策树(1)
https(1)
腾讯云开发者社区(1)
unicode(1)
迁移(1)
云课堂(1)
汽车(1)
add(1)
cell(1)
component(1)
core(1)
data(1)
debug(1)
default(1)
edit(1)
filter(1)
for循环(1)
fs(1)
func(1)
gpu(1)
hierarchy(1)
io(1)
label(1)
local(1)
logic(1)
mapping(1)
mean(1)
minimum(1)
output(1)
parameters(1)
plot(1)
ps(1)
reduce(1)
router(1)
save(1)
size(1)
slack(1)
slice(1)
store(1)
sum(1)
task(1)
templates(1)
tools(1)
txt(1)
window(1)
zero(1)
百度(1)
闭包(1)
编辑器(1)
部署(1)
定时器(1)
动画(1)
公众号(1)
基础(1)
解决方案(1)
科技(1)
量化(1)
面试(1)
前端(1)
视频(1)
数据采集(1)
树形结构(1)
算法(1)
特效(1)
推荐算法(1)
系统(1)
研发(1)
硬件(1)
语法(1)
源码(1)
原型(1)
装饰器(1)
搜索文章
搜索
搜索
关闭
XCVU9P低价出售
芯片
性能
图像处理
高性能计算
管理
猫叔Rex
2024-04-26
6
0
FPGA问答系列--coe文件会自动更新吗?
ip
logic
工具
优化
fpga
前言:本文章为FPGA问答系列,我们会定期整理FPGA交流群(包括其他FPGA博主的群)里面有价值的问题,并汇总成文章,一方面是希望能帮到不经常看群消息的小伙伴,另一方面也算是我们的技术积累。
猫叔Rex
2024-04-26
6
0
GPU可以加速芯片设计的Implementaion吗?
gpu
布局
科技
设计
芯片
在数字设计的Implementation过程中,从RTL到GDSII的每一步都是高度计算密集型的。在SoC层面,为了最小化互连的延迟,我们需要评估数百个partition的各种布局方案。一旦确定了布局方案,接下来就是进行每个partition内的其余步骤,以实现全芯片的implementation和signoff。由于每一步的计算需求已经很高,并且还要乘以partition的数量,这就引发了一个问题:传统用于数字设计的CPU是否已经达到了容量极限?GPU是否能够满足计算需求?
猫叔Rex
2024-04-19
128
0
安装过程需要277GB的Vivado各个模块分别需要多大空间
部署
工具
软件
调试
硬件
Vivado真的是太庞大了,现在一个安装包都要90GB的大小,安装过程甚至需要277GB的空间。真是应了那句话了:硬件但凡有一点升级,都会被软件立马吃掉。
猫叔Rex
2024-04-19
112
0
Tesla Robotaxi, What Just Happened?
模型
推荐算法
研发
自动驾驶
汽车
看到这个消息,感觉非常振奋,毕竟特斯拉走的纯视觉的自动驾驶方案,如果能发布Robotaxi,说明特斯拉的自动驾驶技术已经比较成熟了。
猫叔Rex
2024-04-12
73
0
FPGA时序优化之Reduce MUXF Mapping
优化
fpga
mapping
reduce
路由
在介绍Reduce MUXF Mapping,我们需要知道什么是MUXF,这就得从UltraScale的CLB说起。
猫叔Rex
2024-04-12
38
0
突破FPGA网络极限!为智能网卡(SmartNIC)提供400 GbE速度和PCIe Gen 5.0功能
fpga
解决方案
网络
芯片
性能
加利福尼亚州圣何塞,2023年6月——高性能FPGA芯片和嵌入式FPGA硅知识产权(eFPGA IP)领域的领导性企业Achronix半导体公司日前宣布:Achronix网络基础架构代码(ANIC)现已包括400 GbE的连接速度。ANIC是一套灵活的FPGA IP模块,专为提升高性能网络传输速度而进行了优化,可用于Speedster®7t FPGA芯片和基于该芯片的VectorPath®加速卡。Achronix的FPGA产品和IP网络解决方案为要求最苛刻的应用提供最高的性能。
猫叔Rex
2024-04-12
132
0
中高端FPGA如何选择
优化
fpga
接口
开发
设计
随着国产FPGA的崛起,中低端产品中,很多国产FPGA都是不错的选择,性价比很高。高端FPGA中,往往还是以AMD和Intel为主,但最近这几年,Achronix公司的FPGA异军突起,在高端FPGA市场,给AMD和Intel造成了很大的挑战。在Intel的一份报告中,已经将Achronix当作一个强劲的竞争对手。今天我们就来看下,Achronix的FPGA有哪方面的优势?为什么能挑战AMD和Intel在高端FPGA的地位?
猫叔Rex
2024-03-20
107
0
FPGA中降低时钟skew的几种方法
优化
fpga
设计
同步
性能
在时序报告中,会显示出clock path skew,如果时钟偏移超过0.5ns,就需要额外关注了。
猫叔Rex
2024-03-20
84
0
UltraScale系列在时钟架构上的升级
fpga
架构
连接
路由
网络
UltraScale架构的设备在时钟架构上有显著的创新,全局时钟缓冲器和局部时钟缓冲器之间的差异很小。因此,7系列的区域时钟缓冲器已被新的时钟缓冲器取代,这些新的时钟缓冲器具有更广泛的全局覆盖范围,同时自动利用局部时钟缓冲器进行时钟的局部分配。CMT模块由一个MMCM和两个PLL组成。MMCM与7系列家族非常相似,而PLL则为I/O PHY时钟提供了新特性,但在时钟设备其他部分的功能和连接性方面有所减少。
猫叔Rex
2024-03-20
98
0
UVM手把手教程系列(二)Phase机制介绍
post
教程
迁移
build
component
UVM中的phase,按照其是否消耗仿真时间($time打印出的时间)的特性,可以分成两大类,一类是function phase,如 build_phase、connect_phase等,这些phase都不耗费仿真时间,通过函数来实现;另外一类是task phase,如run_phase等,它们耗费 仿真时间,通过任务来实现。给DUT施加激励、监测DUT的输出都是在这些phase中完成的。在下图中,灰色背景所示的是task phase,其他为function phase。
猫叔Rex
2024-03-02
135
0
UVM手把手教程系列(一)UVM基础
教程
数据
树形结构
函数
基础
由于在工作中需要用到UVM仿真,就将自己的学习过程记录下来,写成了一个UVM学习的系列文章,文章中的绝大多数内容都来自《UVM实战》这本书,也从找了一些网上的公开资料,并从零开始搭一个UVM的验证环境,里面包含了UVM中许多功能的用法,相信能更好的帮助刚入门的工程师们理解UVM的工作机制。
猫叔Rex
2024-03-02
162
0
Versal FPGA中的浮点计算单元
架构
连接
路由
设计
fpga
Versal FPGA中最新的DSP原语DSP58,它在最新的DSP48版本上已经有了许多改进,主要是从27x18有符号乘法器和48位后加法器增加到了27x24和58位。但除此之外,DSP58还有两种额外的操作模式,分别称为DSPCPLX和DSPFP32。本文将重点介绍其中的DSPFP32,它是一个硬化的浮点加法器和乘法器。
猫叔Rex
2024-02-22
131
0
最好用的AI工具汇总
动画
工具
模型
视频
特效
猫叔Rex
2024-02-22
114
0
什么是Forwarded Clock?
数据
同步
系统
clock
管理
Forwarded Clock是一种时钟信号管理技术,用于在不同部件之间同步数据和控制信号。Forwarded Clock的目的是减少时钟偏斜(clock skew)和提高系统的整体性能和可靠性。这种方法特别关注于如何有效地将时钟信号从一个系统部分传递到另一个部分,以确保整个系统同步运行。
猫叔Rex
2024-02-22
130
0
proFPGA验证环境介绍
工具
开发
软件
调试
原型
proFPGA是mentor的FPGA原型验证平台,当然mentor被西门子收购之后,现在叫西门子EDA。我们首先介绍一下原型平台是做什么的,再跟现在市场占有率最高的HAPS原型平台做个对比。
猫叔Rex
2024-01-23
105
0
为什么选择XCKU5P而不是XC7K325T?
设计
芯片
性能
工程师
管理
XC7K325T在FPGA圈可谓是家喻户晓,很多FPGA工程师都用过,因为性价比非常高,又因为使用的人多,出货量大,又导致了成本的下降,如此的良性循环,可谓是各大厂商心中的理想型FPGA芯片了。
猫叔Rex
2024-01-11
111
0
为什么选择XKUC5P而不是XC7K325T?
工程师
管理
设计
芯片
性能
XC7K325T在FPGA圈可谓是家喻户晓,很多FPGA工程师都用过,因为性价比非常高,又因为使用的人多,出货量大,又导致了成本的下降,如此的良性循环,可谓是各大厂商心中的理想型FPGA芯片了。
猫叔Rex
2024-01-04
196
0
经过BUFGMUX的时钟该如何约束(更新)
clock
set
工具
数据
异步
时序场景如下图所示,clk0和clk1两个时钟输入,经过BUFGMUX后,输出到后面的逻辑,但同时clk0和clk1还分别驱动了其他逻辑。
猫叔Rex
2023-12-19
167
0
经过BUFGMUX的时钟该如何约束
add
clock
set
timing
数据
时序场景如下图所示,clk0和clk1两个时钟输入,经过BUFGMUX后,输出到后面的逻辑,但同时clk0和clk1还分别驱动了其他逻辑。
猫叔Rex
2023-12-14
187
0
点击加载更多
社区活动
腾讯技术创作狂欢月
“码”上创作 21 天,分 10000 元奖品池!
立即发文
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档