AsicWonder

LV1
发表了文章

【投稿】海思手撕代码之_RR_arbiter

背景:优先级仲裁器的关键缺点是,在非常繁忙的系统中,对于较低优先级的请求在收到授权之前需要等待的时间没有限制。另一方面,循环仲裁器允许每个请求者按顺序进行一轮。...

AsicWonder
发表了文章

基于QuestaSIM的SystemVerilog DPI使用流程(step by step)

本文旨在通过一个小设计展示SystemVerilog Direct Programming Interface (DPI)的使用。这个小设计模拟了一个交通信号灯...

AsicWonder
发表了文章

python脚本练习(5):读写文件步骤

在IC研发中使用脚本读写文件是一个常见的事情,本文将介绍使用Python完成文件读写的三个步骤:

AsicWonder
发表了文章

python脚本练习(4):正则表达式实例

题目:写一个函数,它使用正则表达式, 确保传入的口令字符串是强口令。强口令的定义是:长度不少于 8 个字符, 同时包含大写和小写字符, 至少有一位数字。你可能需...

AsicWonder
发表了文章

python脚本练习(3):正则表达式实例

打开网页“https://nostarch.com/contactus”,Ctrl+A、Ctrl+C

AsicWonder
发表了文章

python脚本练习(2):使用正则表达式的三部曲

正则表达式,简称regex,是文本模式的描述方法。你可以在google上搜索regex或者regexp获得非常多的学习资料。这篇短文介绍在python脚本中使用...

AsicWonder
发表了文章

python脚本练习(1):表格打印

编写一个名为printTable()的函数,它接受字符串的列表的列表,将它显示在组织良好的表格中,每列右对齐。假定所有内层列表都包含同样数目的字符串。例如,该值...

AsicWonder
发表了文章

谈谈UVM中的Factory机制

为了遵循验证计划完成不同的验证任务,用户可能需要扩展原始的通用验证环境。验证过程是动态的,可重用验证环境的开发人员无法预见未来每一个corner case验证的...

AsicWonder
发表了文章

谈谈UVM中事务级建模(TLM)的Analysis Ports 和Exports

前面描述的TLM port都要求在仿真开始之前与一个export正确地连接。如果port未连接,则会从UVM输出一条错误消息,提示你完成连接。

AsicWonder
发表了文章

谈谈UVM中事务级建模(TLM)的uvm_tlm_fifo

在前面文章的producer和consumer示例中,只存在一个进程。producer调用put时执行了consumer中的put方法,consumer调用ge...

AsicWonder
发表了文章

浅谈数字IC验证中的面向对象编程(抽象基类和继承)

在软件工程的早期,人们与项目的复杂性增长和大型开发团队的管理挑战进行了艰巨的斗争,面向对象编程(OOP)为解决这些问题带来了革命性的解决方案。

AsicWonder
发表了文章

SystemVerilog Downcast:从悬崖跳下去之前确定自己真的会飞

想象一种具有飞行能力的people,其他people都无法飞行。people肯定不想他们跳下悬崖摔个稀巴烂,才发现自己不会飞。所以在从悬崖跳下去之前,需要预警确...

AsicWonder
发表了文章

谈谈UVM中事务级建模(TLM)的Port和Export

四十多年前,设计师从门级(gate-level)设计转向RTL设计,这种转变主要是由Verilog/VHDL RTL编码标准以及可用的RTL综合和实现工具支持的...

AsicWonder
发表了文章

VCS门级仿真系列文章之sdf文件和$sdf_annotate

SDF文件(Standard Delay File)提供了延迟信息表示的标准ASCII文件格式,VCS支持版本1.0、1.1、2.0、2.1和3.0。

AsicWonder
发表了文章

UVM方法学与设计模式_5:命令模式 & UVM Sequence

假设有如上一段第一代版本的代码,run函数用于执行对receiver模块的一系列操作/命令。

AsicWonder
发表了文章

揭开UVM configure机制的神秘面纱

UVM中的configure机制用来将一些对象(objects)和数据(data)传递到验证平台中的各种组件。

AsicWonder
发表了文章

UVM方法学与设计模式_4:策略模式 & UVM run_test

在我们的代码中,最常使用的控制语句恐怕非if...else...莫属。对if/else我们是又爱又恨,特别是当代码中出现大量的if/else/else if的时...

AsicWonder
发表了文章

类对象赋值(Class Assignment )和浅复制(Shallow Copy)有什么区别?

在SystemVerilog面向对象编程中,只有在类句柄执行new()函数之后才会创建对象,分配内存空间。

AsicWonder
发表了文章

数字IC验证系列之objection mechanism

UVM中,component的task phase是消耗仿真时间的,各个components的task phase之间需要完成同步。只有在所有component...

AsicWonder
发表了文章

数字IC验证系列之config_db&virtual interface

在UVM中为了避免进行层次化操作信号,引入virtual interface,提高代码的复用性。

AsicWonder

个人简介

个人成就

扫码关注云+社区

领取腾讯云代金券